Description: The code is Veriloghdl language of the serial communications, after verification by FPGA board download, readers can use
File list (Check if you may need any files):
MYusrt\db
......\..\MYusrt.asm.qmsg
......\..\MYusrt.asm_labs.ddb
......\..\MYusrt.cbx.xml
......\..\MYusrt.cmp.cdb
......\..\MYusrt.cmp.hdb
......\..\MYusrt.cmp.logdb
......\..\MYusrt.cmp.rdb
......\..\MYusrt.cmp.tdb
......\..\MYusrt.cmp0.ddb
......\..\MYusrt.db_info
......\..\MYusrt.dbp
......\..\MYusrt.eco.cdb
......\..\MYusrt.eds_overflow
......\..\MYusrt.fit.qmsg
......\..\MYusrt.fnsim.cdb
......\..\MYusrt.fnsim.hdb
......\..\MYusrt.fnsim.qmsg
......\..\MYusrt.hier_info
......\..\MYusrt.hif
......\..\MYusrt.map.cdb
......\..\MYusrt.map.hdb
......\..\MYusrt.map.logdb
......\..\MYusrt.map.qmsg
......\..\MYusrt.pre_map.cdb
......\..\MYusrt.pre_map.hdb
......\..\MYusrt.psp
......\..\MYusrt.pss
......\..\MYusrt.rtlv.hdb
......\..\MYusrt.rtlv_sg.cdb
......\..\MYusrt.rtlv_sg_swap.cdb
......\..\MYusrt.sgdiff.cdb
......\..\MYusrt.sgdiff.hdb
......\..\MYusrt.signalprobe.cdb
......\..\MYusrt.sim.cvwf
......\..\MYusrt.sim.hdb
......\..\MYusrt.sim.qmsg
......\..\MYusrt.sim.rdb
......\..\MYusrt.simfam
......\..\MYusrt.sld_design_entry.sci
......\..\MYusrt.sld_design_entry_dsc.sci
......\..\MYusrt.smp_dump.txt
......\..\MYusrt.syn_hier_info
......\..\MYusrt.tan.qmsg
......\..\MYusrt.tis_db_list.ddb
......\..\prev_cmp_MYusrt.asm.qmsg
......\..\prev_cmp_MYusrt.fit.qmsg
......\..\prev_cmp_MYusrt.map.qmsg
......\..\prev_cmp_MYusrt.qmsg
......\..\prev_cmp_MYusrt.sim.qmsg
......\..\prev_cmp_MYusrt.tan.qmsg
......\..\wed.wsf
......\MYusrt.asm.rpt
......\MYusrt.done
......\MYusrt.fit.rpt
......\MYusrt.fit.smsg
......\MYusrt.fit.summary
......\MYusrt.flow.rpt
......\MYusrt.map.rpt
......\MYusrt.map.summary
......\MYusrt.pin
......\MYusrt.pof
......\MYusrt.qpf
......\MYusrt.qsf
......\MYusrt.sim.rpt
......\MYusrt.tan.rpt
......\MYusrt.tan.summary
......\MYusrt.v
......\MYusrt.v.bak
......\MYusrt.vwf
......\MYusrt.qws
Download