xapp645
.......\par
.......\...\Verilog
.......\...\.......\top.ucf
.......\...\.......\top.ucf.untf
.......\...\.......\XAPP645_Verilog
.......\...\.......\...............\.untf
.......\...\.......\...............\automake.log
.......\...\.......\...............\EDC.ana
.......\...\.......\...............\EDC.bld
.......\...\.......\...............\EDC.cmd_log
.......\...\.......\...............\EDC.mrp
.......\...\.......\...............\EDC.nc1
.......\...\.......\...............\EDC.par
.......\...\.......\...............\EDC.pcf
.......\...\.......\...............\EDC.prj
.......\...\.......\...............\EDC.sprj
.......\...\.......\...............\EDC.stx
.......\...\.......\...............\EDC.syr
.......\...\.......\...............\EDC.twr
.......\...\.......\...............\EDC.twx
.......\...\.......\...............\EDC.xpi
.......\...\.......\...............\EDC_ngdbuild.nav
.......\...\.......\...............\top.jhd
.......\...\.......\...............\XAPP645_Verilog.npl
.......\...\.......\...............\_ngo
.......\...\.......\...............\....\netlist.lst
.......\...\.......\...............\__projnav
.......\...\.......\...............\.........\EDC.xst
.......\...\.......\...............\.........\EDC._prj
.......\...\.......\...............\.........\EDC._sprj
.......\...\.......\...............\.........\ednTOngd_tcl.rsp
.......\...\.......\...............\.........\map.log
.......\...\.......\...............\.........\nc1TOncd_tcl.rsp
.......\...\.......\...............\.........\par.log
.......\...\.......\...............\.........\posttrc.log
.......\...\.......\...............\.........\runXst_tcl.rsp
.......\...\.......\...............\.........\top_jhdparse_tcl.rsp
.......\...\.......\...............\.........\xapp645_verilog.gfl
.......\...\.......\...............\.........\xapp645_verilog_flowplus.gfl
.......\...\.......\...............\__projnav.log
.......\...\VHDL
.......\...\....\top.ucf
.......\...\....\top.ucf.untf
.......\...\....\XAPP645_VHDL
.......\...\....\............\automake.log
.......\...\....\............\edc.ana
.......\...\....\............\edc.bld
.......\...\....\............\edc.cmd_log
.......\...\....\............\edc.dly
.......\...\....\............\edc.mrp
.......\...\....\............\edc.nc1
.......\...\....\............\edc.ncd
.......\...\....\............\edc.ngc
.......\...\....\............\edc.ngd
.......\...\....\............\edc.ngm
.......\...\....\............\edc.ngr
.......\...\....\............\edc.pad
.......\...\....\............\edc.par
.......\...\....\............\edc.pcf
.......\...\....\............\edc.prj
.......\...\....\............\edc.sprj
.......\...\....\............\edc.stx
.......\...\....\............\edc.syr
.......\...\....\............\edc.twr
.......\...\....\............\edc.twx
.......\...\....\............\edc.xpi
.......\...\....\............\edc_fpga_editor_030407_145453.log
.......\...\....\............\edc_fpga_editor_030408_152307.log
.......\...\....\............\edc_fpga_editor_030411_112321.log
.......\...\....\............\edc_map.ncd
.......\...\....\............\edc_map.ngm
.......\...\....\............\edc_ngdbuild.nav
.......\...\....\............\snapshots
.......\...\....\............\top.jhd
.......\...\....\............\XAPP645_VHDL.npl
.......\...\....\............\XAPP645_VHDL.ptf
.......\...\....\............\xst
.......\...\....\............\...\work
.......\...\....\............\...\....\hdpdeps.ref
.......\...\....\............\...\....\sub00
.......\...\....\............\...\....\.....\vhpl00.vho
.......\...\....\............\...\....\.....\vhpl01.vho
.......\...\....\............\...\....\.....\vhpl02.vho
.......\...\....\............\...\....\.....\vhpl03.vho
.......\...\....\............\...\....\vhdllib.ref
.......\...\....\............\_ngo
.......\...\....\............\....\netlist.lst
.......\...\....\............\__projnav
.......\...\....\............\.........\edc.xst
.......\...\....\............\.........\edc._prj
.......\...\....\............\.........\edc._sprj
.......\...\....\.....