Welcome![Sign In][Sign Up]
Location:
Downloads SourceCode Windows Develop Other
Title: risc Download
 Description: quartus II verilog
 Downloaders recently: [More information of uploader xu373297464]
 To Search: risc
  • [cpudescribed.Rar] - RISC CPU Verilog HDL description
  • [RISCPackage] - write C code conversion RISC_SPM into he
  • [Cpu_model] - Verilog HDL prepared by the CPU model, c
  • [CPU] - CPU design, good Oh, the top click Kazak
  • [risc] - RISC [reduced instruction setcomputer, R
  • [embedded_risc.tar] - it is about the 32bit risc core for soc
  • [cpu] - VHDL language is designed to be simple t
  • [RISC] - Source and benchmark test for the regist
File list (Check if you may need any files):
risc
....\Design+of+RISC+Processor.ppt
....\image001.gif
....\risc
....\....\address_register.v
....\....\alu.v
....\....\control_unit.v
....\....\control_unit.v.bak
....\....\db
....\....\..\prev_cmp_risc.asm.qmsg
....\....\..\prev_cmp_risc.fit.qmsg
....\....\..\prev_cmp_risc.map.qmsg
....\....\..\prev_cmp_risc.qmsg
....\....\..\prev_cmp_risc.tan.qmsg
....\....\..\risc.asm.qmsg
....\....\..\risc.asm_labs.ddb
....\....\..\risc.cbx.xml
....\....\..\risc.cmp.bpm
....\....\..\risc.cmp.cdb
....\....\..\risc.cmp.ecobp
....\....\..\risc.cmp.hdb
....\....\..\risc.cmp.logdb
....\....\..\risc.cmp.rdb
....\....\..\risc.cmp.tdb
....\....\..\risc.cmp0.ddb
....\....\..\risc.db_info
....\....\..\risc.eco.cdb
....\....\..\risc.fit.qmsg
....\....\..\risc.hier_info
....\....\..\risc.hif
....\....\..\risc.map.bpm
....\....\..\risc.map.cdb
....\....\..\risc.map.ecobp
....\....\..\risc.map.hdb
....\....\..\risc.map.logdb
....\....\..\risc.map.qmsg
....\....\..\risc.map_bb.cdb
....\....\..\risc.map_bb.hdb
....\....\..\risc.map_bb.hdbx
....\....\..\risc.map_bb.logdb
....\....\..\risc.pre_map.cdb
....\....\..\risc.pre_map.hdb
....\....\..\risc.psp
....\....\..\risc.root_partition.cmp.atm
....\....\..\risc.root_partition.cmp.dfp
....\....\..\risc.root_partition.cmp.hdbx
....\....\..\risc.root_partition.cmp.logdb
....\....\..\risc.root_partition.cmp.rcf
....\....\..\risc.root_partition.map.atm
....\....\..\risc.root_partition.map.hdbx
....\....\..\risc.root_partition.map.info
....\....\..\risc.rpp.qmsg
....\....\..\risc.rtlv.hdb
....\....\..\risc.rtlv_sg.cdb
....\....\..\risc.rtlv_sg_swap.cdb
....\....\..\risc.sgate.rvd
....\....\..\risc.sgate_sm.rvd
....\....\..\risc.sgdiff.cdb
....\....\..\risc.sgdiff.hdb
....\....\..\risc.signalprobe.cdb
....\....\..\risc.sld_design_entry.sci
....\....\..\risc.sld_design_entry_dsc.sci
....\....\..\risc.smp_dump.txt
....\....\..\risc.syn_hier_info
....\....\..\risc.tan.qmsg
....\....\..\risc.tis_db_list.ddb
....\....\d_flipflop.v
....\....\instruction_register.v
....\....\memory_unit.v
....\....\memory_unit.v.bak
....\....\multiplexer_3ch.v
....\....\multiplexer_3ch.v.bak
....\....\multiplexer_5ch.v
....\....\processing_unit.v
....\....\processing_unit.v.bak
....\....\program_counter.v
....\....\register_unit.v
....\....\risc.asm.rpt
....\....\risc.done
....\....\risc.fit.rpt
....\....\risc.fit.smsg
....\....\risc.fit.summary
....\....\risc.flow.rpt
....\....\risc.map.rpt
....\....\risc.map.smsg
....\....\risc.map.summary
....\....\risc.pin
....\....\risc.pof
....\....\risc.qpf
....\....\risc.qsf
....\....\risc.qws
....\....\risc.sof
....\....\risc.tan.rpt
....\....\risc_cpu
....\....\risc_cpu.bak
....\....\risc_cpu.cr.mti
....\....\risc_cpu.mpf
....\....\risc_cpu.v.bak
....\....\RISC_SPM.v
....\....\tb_risc.v
    

CodeBus www.codebus.net