Location:
Search - veriloghdl
Search list
Description: VerilogHDL_advanced_digital_design_code_Ch11
VerilogHDL高级数字设计源码Ch
Platform: |
Size: 39536 |
Author: 宇飞 |
Hits:
Description: VerilogHDL_advanced_digital_design_code_Clock_generator
VerilogHDL高级数字设计源码Clock_generator
Platform: |
Size: 1486 |
Author: 宇飞 |
Hits:
Description: 本书简要介绍了Verilog硬件描述语言的基础知识，包括语言的基本内容和基本结构 ，以及利用该语言在各种层次上对数字系统的建模方法。书中列举了大量实例，帮助读者掌握语言本身和建模方法，对实际数字系统设计也很有帮助。
Platform: |
Size: 4325928 |
Author: 李文嘉 |
Hits:
Description: verilog 手册初学者的一个非常好的学习资料
Platform: |
Size: 3106185 |
Author: 杨极 |
Hits:
Description: 使用VerilogHDL语言实现硬件的开发模拟，本程序是实现数码管的模拟显示
Platform: |
Size: 199838 |
Author: 夏冬雪 |
Hits:
Description: 使用VerilogHDL语言实现硬件的开发模拟，本程序是实现静态数码管的模拟显示
Platform: |
Size: 212570 |
Author: 夏冬雪 |
Hits:
Description: UART转I2C的Verilog HDL代码，由北京邮电大学《VerilogHDL设计与EDA技术基础》教师编写
Platform: |
Size: 2581 |
Author: emulous |
Hits:
Description: 24C01A的Verilog HDL仿真代码，用于I2C接口模块的测试，由北京邮电大学《VerilogHDL设计与EDA技术基础》教师编写
Platform: |
Size: 1158 |
Author: emulous |
Hits:
Description: 这是一个量化编码当中关于A律和u律压缩和扩展的源程序，程序由VerilogHDL语言编写，算法在Modelsim上进行仿真过
Platform: |
Size: 62975 |
Author: 刘柳 |
Hits:
Description: 从算法设计到硬线逻辑的实现：复杂数字逻辑系统的Verilog
Platform: |
Size: 4644764 |
Author: 李进来 |
Hits:
Description: 《设计与验证Verilog HDL》光盘内容
Platform: |
Size: 1016302 |
Author: jzhupo |
Hits:
Description: VerilogHDL设计的具有传感器探测主、支路车流量以控制灯延时的交通灯
Platform: |
Size: 1498474 |
Author: changle |
Hits:
Description: VHDL与VerilogHDL语言之间相互转换
Platform: |
Size: 3959263 |
Author: 高 |
Hits:
Description: 从算法设计到硬线逻辑的实现——实验练习与Verilog语法手册，与先前传的《VerilogHDL教程》配合使用，Pdg格式，请用超星阅览器打开。
Platform: |
Size: 1662947 |
Author: 解德钦 |
Hits:
Description: 生成18级的m序列的VerilogHDL程序，
很具有代表性的算法
Platform: |
Size: 240302 |
Author: 孙浩 |
Hits:
Description: 用VerilogHDL实现的产生Sine波形全部程序
个人验证后收藏的。
Platform: |
Size: 3567198 |
Author: 孙浩 |
Hits:
Description: 利用VHDL或VerilogHDL语言进行状态机描述的经典论文，作者steve golson
Platform: |
Size: 113986 |
Author: wgx |
Hits:
Description: VerilogHDL开发，可以下载到FPGA上运行，实现波特率的匹配。
Platform: |
Size: 88545 |
Author: 魏松 |
Hits:
Description: 在Quatus下用VerilogHDL语言编写，实现出租车计价器功能
Platform: |
Size: 381148 |
Author: baohaitao |
Hits:
Description: Ethernet(以太网)verilog ip core用verilogHDL语言写的以太网软核，对学习verilog语言和以太网有很大帮助。
Platform: |
Size: 903918 |
Author: houlongting |
Hits:
«
1
2
...
4
5
6
7
8
910
11
12
13
14
...
39
»