Welcome![Sign In][Sign Up]
Location:
Search - Counter

Search list

[Web Servercounter

Description: 简易图型多功能计数器 非常简洁,没有多余功能 -Simple plan is very simple utility counters, there is no redundant function
Platform: | Size: 18432 | Author: zq | Hits:

[Communicationsrtp-1[1].0.6

Description: This package provides an implementation of the Secure Real-time Transport Protocol (SRTP), the Universal Security Transform (UST), and a crypto engine to support it that includes AES-128 counter mode, TMMHv2, and replay protection. The definitions of these mechanisms are documented in the Internet Drafts in the doc/ subdirectory. The SRTP API is documented in include/srtp.h, and the library is in libsrtp.a (after compilation).
Platform: | Size: 860160 | Author: | Hits:

[Embeded-SCM DevelopEXPT43_cnt10

Description: 基于fpga和sopc的用VHDL语言编写的EDA含异步清0和同步时钟使能的加法计数器-FPGA and SOPC based on the use of VHDL language with asynchronous EDA-ching 0 and synchronous clock so that the adder counter
Platform: | Size: 34816 | Author: 多幅撒 | Hits:

[VHDL-FPGA-Verilogcount

Description: 自己编制的计数器的verilog代码 希望能对大家有所帮助-Prepared their own counter Verilog code for all of us hope to be helpful
Platform: | Size: 1024 | Author: 舒畅 | Hits:

[OtherSome_VHDL_Examples

Description: 几个VHDL的例子,供大家参考,包括寄存器的设计,同步二进制计数器的设计,时钟计数器的设计等,个人觉得很有用处-Several examples of VHDL for reference, including the register of designs, synchronous binary counter design, the design of the clock counter, personal feel that is very useful
Platform: | Size: 168960 | Author: | Hits:

[Other Embeded programtimeLCD

Description: 可以在PROTEUS下仿真的LPC2124向LCD输出时钟计数器值的程序及仿真电路。-PROTEUS can LPC2124 under the simulation output to the LCD clock counter value of the procedure and simulation of the circuit.
Platform: | Size: 202752 | Author: 龚剑 | Hits:

[SCMFrequencyCounter

Description: 利用AT89S51 单片机的T0、T1的定时计数器功能,来完成对输入的信号进行频率计数, 计数的频率结果通过8位动态数码管显示出来。要求能够对0-250KHZ 的信号频率进行准确计数,计数误差不超过±1HZ。-AT89S51 MCU using T0, T1 timing counter function, to complete the input signal frequency counting, counting the frequency of 8 resulted in the adoption of dynamic digital tube display. Request to the 0-250KHZ signal frequency accurately count, counting error of less than ± 1HZ.
Platform: | Size: 3072 | Author: 方金波 | Hits:

[SCMAT89C51danpianjipinlvji

Description: 基于单片机的频率计系统设计,真的很不错,大家快下啊!-Based on single-chip frequency counter system design, really good, everyone soon ah!
Platform: | Size: 62464 | Author: zjl | Hits:

[SCMdanpianjipinlvjilunwen

Description: 这个是我花了血本找的完整论文,支持一下啊!基于单片机的频率计系统设计,真的很不错,大家快下啊!-This is the original capital I have spent looking for a complete paper to support you ah! Based on single-chip frequency counter system design, really good, everyone soon ah!
Platform: | Size: 256000 | Author: zjl | Hits:

[SCM0099counter

Description: 利用AT89S51单片机来制作一个手动计数器,在AT89S51单片机的P3.7管脚接一个轻触开关,作为手动计数的按钮,用单片机的P2.0-P2.7接一个共阴数码管,作为00-99计数的个位数显示,用单片机的P0.0-P0.7接一个共阴数码管,作为00-99计数的十位数显示-AT89S51 Singlechip use to produce a manual counter, in the P3.7 pin MCU AT89S51 by one touch switch, the button as a manual count, using SCM after another P2.0-P2.7 total overcast digital tube, as a count of 00-99 single-digit display, with single chip after another P0.0-P0.7 digital tube were overcast, 00-99 count as ten-digit display
Platform: | Size: 1024 | Author: jazk | Hits:

[VHDL-FPGA-VerilogCOUNT10

Description: 一个十进制计数器的vhdl程序,大家可以参考,已经经过编译了-A decimal counter VHDL process, everyone can refer to, has been compiled
Platform: | Size: 108544 | Author: wangyan | Hits:

[VHDL-FPGA-VerilogCounter

Description: VHDL硬件描述,使用环境为Quartus2 6.1 分别为16进制及60进制计数器的源代码-VHDL hardware description, the use of the environment Quartus2 6.1, respectively, for 16 M and 60 M-ary counter source code
Platform: | Size: 261120 | Author: 保密 | Hits:

[SCMcounter

Description: 定时器中断服务程序的安装及计数器的生成,移植性极强,可以被广泛采用!-Timer interrupt service routine installation and counter generation, highly transplantation can be widely used!
Platform: | Size: 1024 | Author: lee | Hits:

[VHDL-FPGA-Verilogcountertest

Description: vhdl实现的计数器 -VHDL realization counter
Platform: | Size: 1024 | Author: | Hits:

[Other Embeded programpinlvji

Description: 利用VHDL语言写的0到100MHZ频率计,只通过仿真,未在实验台验证,仅供参考-VHDL language using the 0 to 100MHz frequency counter, only through simulation, not in the test-bed validation, for reference only
Platform: | Size: 2048 | Author: zengfan155 | Hits:

[SCMSourceCodeV0.1

Description: Der Aufbau eines kleinen Frequenzzä hers ist dank der heutigen Atmel AVR Controller oder aber auch der Mikrochip PIC Controller (um nur zwei zu nennen) relativ schnell und einfach aufzubauen. Dazu werden meist die internen Timer/Counter des Controllers benutzt. Der Counter wird durch das anliegende Signal am Takteingang hoch gezä hlt. Durch den Timer wird dann der Counter zu einen festgelegten Zeitpunkt stetig ausgelesen und zurückgesetzt. Nehmen wir mal an ein 20Hz TTL-Signal taktet den Counter so steht nun im Counterregister nach einer Sekunde der Wert 20. Dieser wird nur noch auf dem Display oder serielle Schnittstelle ausgegeben. Nach einer erfolgreichen Auktion bei einen einschlä gigen Internet Auktionshaus, erwarb ich einige 7Segment Anzeigen, hierfür musste ich mir etwas einfallen lassen. Heraus kam somit ein besagter kleiner preiswerter 50MHz Frequenzzä hler, den ich nicht vorenthalten will.-Der Aufbau eines kleinen Frequenzz? hers ist dank der heutigen Atmel AVR Controller oder aber auch der Mikrochip PIC Controller (um nur zwei zu nennen) relativ schnell und einfach aufzubauen. Dazu werden meist die internen Timer/Counter des Controllers benutzt. Der Counter wird durch das anliegende Signal am Takteingang hoch gez? hlt. Durch den Timer wird dann der Counter zu einen festgelegten Zeitpunkt stetig ausgelesen und zurückgesetzt. Nehmen wir mal an ein 20Hz TTL-Signal taktet den Counter so steht nun im Counterregister nach einer Sekunde der Wert 20. Dieser wird nur noch auf dem Display oder serielle Schnittstelle ausgegeben. Nach einer erfolgreichen Auktion bei einen einschl? gigen Internet Auktionshaus, erwarb ich einige 7Segment Anzeigen, hierfür musste ich mir etwas einfallen lassen. Heraus kam somit ein besagter kleiner preiswerter 50MHz Frequenzz? hler, den ich nicht vorenthalten will.
Platform: | Size: 8192 | Author: caorui | Hits:

[Embeded-SCM DevelopFrequenzzaehlerV0_1

Description: 国外自制频率计,很全,有原理图,有源代码,有说明.-Foreign-made frequency counter, it is wide, has schematics, source code, it has made it clear.
Platform: | Size: 664576 | Author: caorui | Hits:

[SCMshuxianpinlvjishu

Description: 利用AT89S51单片机的T0、T1的定时计数器功能,来完成对输入的信号进行频率计数,计数的频率结果通过8位动态数码管显示出来。要求能够对0-250KHZ的信号频率进行准确计数,计数误差不超过±1HZ-AT89S51 MCU using T0, T1 timing counter function, to complete the input signal frequency counting, counting the frequency of 8 resulted in the adoption of dynamic digital tube display. Request to the 0-250KHZ signal frequency accurately count, counting error of less than ± 1HZ
Platform: | Size: 10240 | Author: zhoujianjun | Hits:

[VHDL-FPGA-Verilogbinarycount

Description: 异步复位、同步置数的四位二进制计数器的VHDL源文件-Asynchronous reset, synchronous purchase the number of binary counter 4 of the VHDL source files
Platform: | Size: 1024 | Author: chenwen | Hits:

[SCMjishujidanpianji

Description: 设计一个单片机控制的秒表系统。利用单片机的定时器/计数器定时和记数的原理,结合显示电路、LED数码管以及按键来设计计时器。将软、硬件有机地结合起来,使得系统能够正确地进行加、减(倒)计时,数码管能够正确地显示时间。-Design a single-chip control system stopwatch. The use of single-chip timer/counter timing and number of the principles in mind, combined with display circuit, LED digital tube, as well as to design the timer button. Will be software and hardware combination, the system can correctly add, subtract (down) time, digital tube able to correctly display the time.
Platform: | Size: 176128 | Author: dd | Hits:
« 1 2 3 45 6 7 8 9 10 ... 50 »

CodeBus www.codebus.net