pingpang_ram
............\data_ctrl.v
............\data_ctrl.v.bak
............\db
............\..\altsyncram_ufn1.tdf
............\..\logic_util_heursitic.dat
............\..\pingpang_ram.cbx.xml
............\..\pingpang_ram.cmp.rdb
............\..\pingpang_ram.cmp_merge.kpt
............\..\pingpang_ram.db_info
............\..\pingpang_ram.hier_info
............\..\pingpang_ram.hif
............\..\pingpang_ram.lpc.html
............\..\pingpang_ram.lpc.rdb
............\..\pingpang_ram.lpc.txt
............\..\pingpang_ram.map.kpt
............\..\pingpang_ram.map.qmsg
............\..\pingpang_ram.map_bb.hdb
............\..\pingpang_ram.pre_map.cdb
............\..\pingpang_ram.pre_map.hdb
............\..\pingpang_ram.rtlv.hdb
............\..\pingpang_ram.rtlv_sg.cdb
............\..\pingpang_ram.rtlv_sg_swap.cdb
............\..\pingpang_ram.sgdiff.cdb
............\..\pingpang_ram.sgdiff.hdb
............\..\pingpang_ram.sld_design_entry.sci
............\..\pingpang_ram.sld_design_entry_dsc.sci
............\..\pingpang_ram.smart_action.txt
............\..\pingpang_ram.syn_hier_info
............\..\pingpang_ram.tis_db_list.ddb
............\..\prev_cmp_pingpang_ram.qmsg
............\greybox_tmp
............\...........\cbx_args.txt
............\incremental_db
............\..............\README
............\..............\compiled_partitions
............\..............\...................\pingpang_ram.db_info
............\..............\...................\pingpang_ram.root_partition.map.cdb
............\..............\...................\pingpang_ram.root_partition.map.dpi
............\..............\...................\pingpang_ram.root_partition.map.hbdb.cdb
............\..............\...................\pingpang_ram.root_partition.map.hbdb.hb_info
............\..............\...................\pingpang_ram.root_partition.map.hbdb.hdb
............\..............\...................\pingpang_ram.root_partition.map.hbdb.sig
............\..............\...................\pingpang_ram.root_partition.map.hdb
............\..............\...................\pingpang_ram.root_partition.map.kpt
............\logic_ctrl.v
............\logic_ctrl.v.bak
............\pingpang_ram.done
............\pingpang_ram.flow.rpt
............\pingpang_ram.map.rpt
............\pingpang_ram.map.summary
............\pingpang_ram.qpf
............\pingpang_ram.qsf
............\pingpang_ram.v
............\pingpang_ram.v.bak
............\pingpang_ram_nativelink_simulation.rpt
............\pingpang_ram_tb.v
............\pingpang_ram_tb.v.bak
............\ram_ip.qip
............\ram_ip.v
............\ram_ip_bb.v
............\ram_ip_inst.v
............\simulation
............\..........\modelsim
............\..........\........\modelsim.ini
............\..........\........\msim_transcript
............\..........\........\pingpang_ram_run_msim_rtl_verilog.do
............\..........\........\pingpang_ram_run_msim_rtl_verilog.do.bak
............\..........\........\pingpang_ram_run_msim_rtl_verilog.do.bak1
............\..........\........\rtl_work
............\..........\........\........\_info
............\..........\........\........\_temp
............\..........\........\........\_vmake
............\..........\........\........\data_ctrl
............\..........\........\........\.........\_primary.dat
............\..........\........\........\.........\_primary.dbs
............\..........\........\........\.........\_primary.vhd
............\..........\........\........\.........\verilog.prw
............\..........\........\........\.........\verilog.psm
............\..........\........\........\logic_ctrl
............\..........\........\........\..........\_primary.dat
............\..........\........\........\..........\_primary.dbs
............\..........\........\........\..........\_primary.vhd
............\..........\........\........\..........\verilog.prw
............\..........\........\........\..........\verilog.psm
............\..........\........\........\pingpang_ram
............\..........\........\........\............\_primary.dat
.....