PCIE\.Xil-PlanAhead-7968-tjy_pc\ngc2edif\xilinx_pcie_1_1_ep_s6.edif
....\axi_basic_rx_summary.html
....\axi_basic_tx_summary.html
....\coregen.cgp
....\coregen.log
....\edit_s6_pcie_v2_3.tcl
....\iseconfig\s6_pcie_v2_3.projectmgr
....\.........\s6_pcie_v2_3.xreport
....\.........\xilinx_pcie_1_1_ep_s6.xreport
....\pa.fromNetlist.tcl
....\par_usage_statistics.html
....\PCIE.cgc
....\PCIE.cgp
....\planAhead.ngc2edif.log
....\........._run_1\planAhead_run.log
....\s6_pcie_v2_3\doc\ds801_s6_pcie.pdf
....\............\...\s6_pcie_v2_3_vinfo.html
....\............\...\ug672_S6_IntEndptBlock_PCIe.pdf
....\............\example_design\pcie_app_s6.v
....\............\..............\PIO.v
....\............\..............\PIO_32_RX_ENGINE.v
....\............\..............\PIO_32_TX_ENGINE.v
....\............\..............\PIO_EP.v
....\............\..............\PIO_EP_MEM.v
....\............\..............\PIO_EP_MEM_ACCESS.v
....\............\..............\PIO_TO_CTRL.v
....\............\..............\xilinx_pcie_1_1_ep_s6.v
....\............\..............\xilinx_pcie_1_lane_ep_xc6slx45t-fgg484-2.ucf
....\............\..............\xilinx_pcie_1_lane_ep_xc6slx45t-fgg484-3.ucf
....\............\..............\xilinx_pcie_1_lane_ep_xc6slx45t-fgg484-322.ucf
....\............\implement\implement.bat
....\............\.........\implement.sh
....\............\.........\xst.prj
....\............\.........\xst.scr
....\............\s6_pcie_v2_3_readme.txt
....\............\.imulation\dsport\gtx_drp_chanalign_fix_3752_v6.v
....\............\..........\......\gtx_rx_valid_filter_v6.v
....\............\..........\......\gtx_tx_sync_rate_v6.v
....\............\..........\......\gtx_wrapper_v6.v
....\............\..........\......\pcie_2_0_rport_v6.v
....\............\..........\......\pcie_2_0_v6_rp.v
....\............\..........\......\pcie_brams_v6.v
....\............\..........\......\pcie_bram_top_v6.v
....\............\..........\......\pcie_bram_v6.v
....\............\..........\......\pcie_clocking_v6.v
....\............\..........\......\pcie_gtx_v6.v
....\............\..........\......\pcie_pipe_lane_v6.v
....\............\..........\......\pcie_pipe_misc_v6.v
....\............\..........\......\pcie_pipe_v6.v
....\............\..........\......\pcie_reset_delay_v6.v
....\............\..........\......\pcie_upconfig_fix_3451_v6.v
....\............\..........\......\pci_exp_usrapp_cfg.v
....\............\..........\......\pci_exp_usrapp_com.v
....\............\..........\......\pci_exp_usrapp_pl.v
....\............\..........\......\pci_exp_usrapp_rx.v
....\............\..........\......\pci_exp_usrapp_tx.v
....\............\..........\......\xilinx_pcie_2_0_rport_v6.v
....\............\..........\functional\board.f
....\............\..........\..........\board.v
....\............\..........\..........\isim_cmd.tcl
....\............\..........\..........\simulate_isim.bat
....\............\..........\..........\simulate_isim.sh
....\............\..........\..........\simulate_mti.do
....\............\..........\..........\simulate_ncsim.sh
....\............\..........\..........\simulate_vcs.sh
....\............\..........\..........\sys_clk_gen.v
....\............\..........\..........\sys_clk_gen_ds.v
....\............\..........\..........\wave.do
....\............\..........\..........\wave.sv
....\............\..........\..........\wave.tcl
....\............\..........\..........\wave.wcfg
....\............\..........\tests\tests.v
....\............\.ource\axi_basic_rx.v
....\............\......\axi_basic_rx_null_gen.v
....\............\......\axi_basic_rx_pipeline.v
....\............\......\axi_basic_top.v
....\............\......\axi_basic_tx.v
....\............\......\axi_basic_tx_pipeline.v
....\............\......\axi_basic_tx_thrtl_ctl.v
....\............\......\gtpa1_dual_wrapper.v
....\............\......\gtpa1_dual_wrapper_tile.v
....\............\......\pcie_brams_s6.v
....\............\......\pcie_bram_s6.v
....\............\......\pcie_bram_top_s6.v
....\............\......\s6_pcie_v2_3.v
....\s6_pcie_v2_3.