01-读取拨码开关状态\FPGA\Verilog\db\mcu1.asm.qmsg
...................\....\.......\..\mcu1.cbx.xml
...................\....\.......\..\mcu1.cmp.cdb
...................\....\.......\..\mcu1.cmp.hdb
...................\....\.......\..\mcu1.cmp.logdb
...................\....\.......\..\mcu1.cmp.rdb
...................\....\.......\..\mcu1.cmp.tdb
...................\....\.......\..\mcu1.cmp0.ddb
...................\....\.......\..\mcu1.dbp
...................\....\.......\..\mcu1.db_info
...................\....\.......\..\mcu1.eco.cdb
...................\....\.......\..\mcu1.eds_overflow
...................\....\.......\..\mcu1.fit.qmsg
...................\....\.......\..\mcu1.hier_info
...................\....\.......\..\mcu1.hif
...................\....\.......\..\mcu1.map.cdb
...................\....\.......\..\mcu1.map.hdb
...................\....\.......\..\mcu1.map.logdb
...................\....\.......\..\mcu1.map.qmsg
...................\....\.......\..\mcu1.pre_map.cdb
...................\....\.......\..\mcu1.pre_map.hdb
...................\....\.......\..\mcu1.psp
...................\....\.......\..\mcu1.pss
...................\....\.......\..\mcu1.rtlv.hdb
...................\....\.......\..\mcu1.rtlv_sg.cdb
...................\....\.......\..\mcu1.rtlv_sg_swap.cdb
...................\....\.......\..\mcu1.sgdiff.cdb
...................\....\.......\..\mcu1.sgdiff.hdb
...................\....\.......\..\mcu1.signalprobe.cdb
...................\....\.......\..\mcu1.sim.cvwf
...................\....\.......\..\mcu1.sim.hdb
...................\....\.......\..\mcu1.sim.qmsg
...................\....\.......\..\mcu1.sim.rdb
...................\....\.......\..\mcu1.sim_ori.vwf
...................\....\.......\..\mcu1.sld_design_entry.sci
...................\....\.......\..\mcu1.sld_design_entry_dsc.sci
...................\....\.......\..\mcu1.syn_hier_info
...................\....\.......\..\mcu1.tan.qmsg
...................\....\.......\..\mcu1.tis_db_list.ddb
...................\....\.......\..\prev_cmp_mcu1.asm.qmsg
...................\....\.......\..\prev_cmp_mcu1.fit.qmsg
...................\....\.......\..\prev_cmp_mcu1.map.qmsg
...................\....\.......\..\prev_cmp_mcu1.qmsg
...................\....\.......\..\prev_cmp_mcu1.sim.qmsg
...................\....\.......\..\prev_cmp_mcu1.tan.qmsg
...................\....\.......\..\wed.wsf
...................\....\.......\db
...................\....\.......\dec3to8.bsf
...................\....\.......\dec3to8.v
...................\....\.......\led8.bsf
...................\....\.......\mcu1.asm.rpt
...................\....\.......\mcu1.bdf
...................\....\.......\mcu1.cdf
...................\....\.......\mcu1.done
...................\....\.......\mcu1.dpf
...................\....\.......\mcu1.fit.eqn
...................\....\.......\mcu1.fit.rpt
...................\....\.......\mcu1.fit.smsg
...................\....\.......\mcu1.fit.summary
...................\....\.......\mcu1.flow.rpt
...................\....\.......\mcu1.map.eqn
...................\....\.......\mcu1.map.rpt
...................\....\.......\mcu1.map.smsg
...................\....\.......\mcu1.map.summary
...................\....\.......\mcu1.pin
...................\....\.......\mcu1.pof
...................\....\.......\mcu1.qpf
...................\....\.......\mcu1.qsf
...................\....\.......\mcu1.qws
...................\....\.......\mcu1.sim.rpt
...................\....\.......\mcu1.sof
...................\....\.......\mcu1.tan.rpt
...................\....\.......\mcu1.tan.summary
...................\....\.......\mcu1.vwf
...................\....\.......\mcu1_assignment_defaults.qdf
...................\....\.......\s373.bsf
...................\....\.......\s373.v
...................\....\.......\switch8.bsf
...................\....\.......\switch8.v
...................\....\Verilog
...................\....\VHDL
...................\FPGA
...................\MCU\ASM\mcu1
...................\...\...\mcu1.a
...................\...\...\mcu1.hex
...................\...\...\mcu1.l