Welcome![Sign In][Sign Up]
Location:
Downloads SourceCode Embeded-SCM Develop VHDL-FPGA-Verilog
Title: poc Download
 Description: A poc module written by verilogHDL.Can be used in communicating with MCUs. The simulate wave file is already inside.
 Downloaders recently: [More information of uploader anakinlancer]
 To Search:
File list (Check if you may need any files):
poc\poc.qpf
...\poc.qsf
...\poc.map.summary
...\poc.done
...\poc.v.bak
...\poc.v
...\prev_cmp_poc.qmsg
...\poc.map.rpt
...\poc.flow.rpt
...\printer.v.bak
...\printer.v
...\poc.qws
...\db\poc.db_info
...\..\poc.pre_map.hdb
...\..\poc.pre_map.cdb
...\..\poc.rtlv.hdb
...\..\poc.map_bb.logdb
...\..\poc.sgdiff.cdb
...\..\poc.cbx.xml
...\..\poc.sgdiff.hdb
...\..\poc.sld_design_entry.sci
...\..\poc.fnsim.qmsg
...\..\prev_cmp_poc.map.qmsg
...\..\poc.map.qmsg
...\..\poc.cmp.rdb
...\..\poc.eco.cdb
...\..\poc.tan.qmsg
...\..\poc.rtlv_sg_swap.cdb
...\..\prev_cmp_poc.sim.qmsg
...\..\poc.sld_design_entry_dsc.sci
...\..\poc.rtlv_sg.cdb
...\..\poc.map.logdb
...\..\poc.hif
...\..\poc.hier_info
...\..\poc.psp
...\..\poc.dbp
...\..\poc.pss
...\..\poc.syn_hier_info
...\..\poc.map.ecobp
...\..\poc.fnsim.cdb
...\..\poc.sim.qmsg
...\..\poc.sim.cvwf
...\..\poc.map_bb.cdb
...\..\poc.map.cdb
...\..\poc.fnsim.hdb
...\..\poc.sim.rdb
...\..\wed.wsf
...\..\poc.sim.hdb
...\..\poc.eds_overflow
...\..\poc.map_bb.hdb
...\..\poc.fit.qmsg
...\..\poc.cmp.ecobp
...\..\poc.cmp_bb.logdb
...\..\poc.cmp_bb.rcf
...\..\poc.cmp_bb.cdb
...\..\poc.cmp_bb.hdb
...\..\poc.asm.qmsg
...\..\prev_cmp_poc.fit.qmsg
...\..\poc.cmp0.ddb
...\..\poc.map.hdb
...\..\poc.map.bpm
...\poc.pin
...\poc.fit.smsg
...\poc.fit.summary
...\poc.fit.rpt
...\printer.bsf
...\top_poc.bdf
...\poc.bsf
...\poc_TEST.vwf
...\poc.map.smsg
...\poc.sim.rpt
...\db
poc
    

CodeBus www.codebus.net