modelsim

........\add.v
........\add.v.bak
........\afternoon.cr.mti
........\afternoon.mpf
........\clk.v
........\clk.v.bak
........\inputshift.v
........\ISE
........\...\ise
........\...\...\add.v
........\...\...\clk.spl
........\...\...\clk.sym
........\...\...\clk.v
........\...\...\clk.vhi
........\...\...\inputshift.v
........\...\...\ise.ise
........\...\...\ise.ise_ISE_Backup
........\...\...\ise.ntrc_log
........\...\...\lut.v
........\...\...\mul.v
........\...\...\out.v
........\...\...\outputadd.v
........\...\...\outputshift.v
........\...\...\ram.patt
........\...\...\ramh.patt
........\...\...\test_top.fdo
........\...\...\test_top.udo
........\...\...\test_top.v
........\...\...\top.cmd_log
........\...\...\top.lso
........\...\...\top.ngc
........\...\...\top.ngr
........\...\...\top.prj
........\...\...\top.stx
........\...\...\top.syr
........\...\...\top.v
........\...\...\top.xst
........\...\...\top_summary.html
........\...\...\transcript
........\...\...\vsim.wlf
........\...\...\work
........\...\...\....\add
........\...\...\....\...\verilog.asm
........\...\...\....\...\_primary.dat
........\...\...\....\...\_primary.vhd
........\...\...\....\clk
........\...\...\....\...\verilog.asm
........\...\...\....\...\_primary.dat
........\...\...\....\...\_primary.vhd
........\...\...\....\glbl
........\...\...\....\....\verilog.asm
........\...\...\....\....\_primary.dat
........\...\...\....\....\_primary.vhd
........\...\...\....\inputshift
........\...\...\....\..........\verilog.asm
........\...\...\....\..........\_primary.dat
........\...\...\....\..........\_primary.vhd
........\...\...\....\lut
........\...\...\....\...\verilog.asm
........\...\...\....\...\_primary.dat
........\...\...\....\...\_primary.vhd
........\...\...\....\mul
........\...\...\....\...\verilog.asm
........\...\...\....\...\_primary.dat
........\...\...\....\...\_primary.vhd
........\...\...\....\out
........\...\...\....\...\verilog.asm
........\...\...\....\...\_primary.dat
........\...\...\....\...\_primary.vhd
........\...\...\....\outputadd
........\...\...\....\.........\verilog.asm
........\...\...\....\.........\_primary.dat
........\...\...\....\.........\_primary.vhd
........\...\...\....\outputshift
........\...\...\....\...........\verilog.asm
........\...\...\....\...........\_primary.dat
........\...\...\....\...........\_primary.vhd
........\...\...\....\test_top
........\...\...\....\........\verilog.asm
........\...\...\....\........\_primary.dat
........\...\...\....\........\_primary.vhd
........\...\...\....\top
........\...\...\....\...\verilog.asm
........\...\...\....\...\_primary.dat
........\...\...\....\...\_primary.vhd
........\...\...\....\_info
........\...\...\xst
........\...\...\...\dump.xst
........\...\...\...\........\top.prj
........\...\...\...\........\.......\ngx
........\...\...\...\........\.......\...\notopt
........\...\...\...\........\.......\...\opt
........\...\...\...\........\.......\ntrc.scr
........\...\...\...\projnav.tmp
........\...\...\...\work
........\...\...\...\....\hdllib.ref
........\...\...\...\....\vlg14
........\...\...\...\....\.....\out.bin