Search - fpga ram

Search - fpga ram - List

[Other resource] ramrw DL : 0: 一个用外部ＭＣＵ通过ＦＰＧＡ来访问外部ＲＡＭ的文件-an external MCU used by FPGA to access external RAM documents
Date : 2008-10-13 Size : 2.05kb User : 汪涌
[Other resource] dpram_fpga DL : 0: 这是我用vhdl语言，在fpga内部做了一个双口ram的程序。我的邮箱：wleechina@163.com-This is the language I used vhdl in fpga done an internal dual-port ram procedures. My mail : wleechina@163.com
Date : 2008-10-13 Size : 2.7mb User : 李伟
[Other resource] DDR_SDRAM_Controller DL : 1: DDR RAM控制器的VHDL源码，实现平台是Lattice FPGA，功能验证通过-DDR RAM controller VHDL source code, achieving the platform of Lattice FPGA, functional verification through
Date : 2008-10-13 Size : 662.68kb User : 钟方
[Other resource] DDS_Power DL : 0: FPGA上的VERILOG语言编程。通过查找表实现直接数字频率合成。在主控部分通过键盘选择正弦波，方波，三角波，斜波，以及四种波形的任意两种的叠加，以及四种波形的叠加；通过控制频率控制字C的大小，以控制输出波形频率，实现1Hz的微调；通过地址变换实现波形相位256级可调；通过DAC0832使波形幅值256级可调；通过FPGA内部RAM实现波形存储回放；并实现了每秒100HZ扫频。-FPGA on the verilog language programming. Lookup table through direct digital frequency synthesis. In part through the control of the keyboard to choose sine, square, triangle wave, sloping wave, and four arbitrary waveform two superposed and the stack of four waveform; by controlling the frequency control word on the size, in order to control the output waveform frequency, 1 Hz to achieve the fine-tuning; Address transform through waveform phase adjustable 256; DAC0832 so through waveform amplitude adjustable 256; FPGA through internal RAM to the waveform storage intervals; and achieve a 100 per second sweep 9999.
Date : 2008-10-13 Size : 15.85kb User : 田世坤
[Other resource] my_fifo_vhdl DL : 0: XILINX的FPGA实现的双口ram源码，可作为dsp\\SDRAM和pci桥接作用，可直接使用，实际工程通过。-XILINX FPGA Implementation of the dual-port ram source, as dsp \\ SDRAM and pci bridge, and can be used directly, through practical projects.
Date : 2008-10-13 Size : 19.3kb User : 朱效志
[Other resource] ram DL : 0: 本原代码中利用VHDL语言编写了RAM、FIFO、ROM等常用的存储和缓冲部件，完全的代码在ALTERA的FPGA上已经通过仿真测试，保证可用.-primitive code using VHDL prepared RAM, FIFO, ROM, and other commonly used storage and buffer components, complete code in the Altera FPGA simulation test has been passed to ensure that available.
Date : 2008-10-13 Size : 2.6kb User : nick
[Other resource] DDram DL : 0: 07全国大学生电子设计竞赛C题获奖作品FPGA外围接口双口RAM部分源码
Date : 2008-10-13 Size : 835byte User : SRY
[Other resource] fftinterface DL : 0: 电赛一等奖作品：音频信号分析仪的FPGA源码，VHDL编写，Quartus7.1综合，ModelSim6.2g se仿真，应用了opencores.org上的开源FFT IP核，加入了8051总线接口和ram
Date : 2008-10-13 Size : 4.71mb User : 李星
[Other resource] ram DL : 0: fpga中ram的vhdl的经典程序，适用于ALTERA公司器件
Date : 2008-10-13 Size : 1.38kb User : gcy
[Other resource] 200628111717 DL : 0: DFT(Discrete Fourier Transformation)是数字信号分析与处理如图形、语音及图像等领域的重要变换工具，直接计算DFT的计算量与变换区间长度N的平方成正比。当N较大时，因计算量太大，直接用DFT算法进行谱分析和信号的实时处理是不切实际的。快速傅立叶变换(Fast Fourier Transformation，简称FFT)使DFT运算效率提高1～2个数量级。其原因是当N较大时，对DFT进行了基4和基2分解运算。FFT算法除了必需的数据存储器ram和旋转因子rom外，仍需较复杂的运算和控制电路单元，即使现在,实现长点数的FFT仍然是很困难。本文提出的FFT实现算法是基于FPGA之上的，算法完成对一个序列的FFT计算，完全由脉冲触发，外部只输入一脉冲头和输入数据，便可以得到该脉冲头作为起始标志的N点FFT输出结果。由于使用了双ram，该算法是流型(Pipelined)的，可以连续计算N点复数输入FFT，即输入可以是分段N点连续复数数据流。采用DIF(Decimation In Frequency)-FFT和DIT(Decimation In Time)-FFT对于算法本身来说是无关紧要的，因为两种情况下只是存储器的读写地址有所变动而已，不影响算法的结构和流程，也不会对算法复杂度有何影响。
Date : 2008-10-13 Size : 57.8kb User : 吴庆庆
[Other resource] Wave_ROM DL : 0: 基于RAm的FPGA实现DDS,有测试文件
Date : 2008-10-13 Size : 4.93kb User : xsj
[Other resource] mif DL : 0: 编制FPGA中RAM所需要的MIF文件编制FPGA中RAM所需要的MIF文件
Date : 2008-10-13 Size : 72.27kb User : 史东升
[Other resource] FPGA_SDR_Sdram_LED DL : 0: 针对主控制板上存储器(SRAM) 存储的数据量小和最高频率低的情况,提出了基于SDR Sdram(同步动态RAM) 作为主存储器的LED 显示系统的研究。在实验中,使用了现场可编程门阵列( FPGA) 来实现各模块的逻辑功能。最终实现了对L ED 显示屏的控制,并且一块主控制板最大限度的控制了256 ×128 个像素点,基于相同条件,比静态内存控制的面积大了一倍,验证了动态内存核[7 ]的实用性。
Date : 2008-10-13 Size : 499.65kb User : 郑宏超
[Other resource] 6713emiftofpgatopci DL : 0: 6713emiftofpgatopci,这个是完整的一套从6713的emif到fpga的双口ram，然后主机通过9054到双口ram，交换数据完成
Date : 2008-10-13 Size : 2.62kb User : 丁科
[Other resource] ddr_reader DL : 0: xilinx fpga 的 micoblaze 下的 ddr ram 读程序
Date : 2008-10-13 Size : 1.92kb User : zeng
[Other resource] an_dcfifo_top_restored DL : 2: alteral FPGA VERILOG 利用 ROM DCFIFO 和RAM 实现高速到低速时钟域的数据传输，值得学习。
Date : 2008-10-13 Size : 906.86kb User : alison
[Other resource] 基于FPGA的直接数字合成器设计 DL : 0: 1、利用FLEX10的片内RAM资源，根据DDS原理，设计产生正弦信号的各功能模块和顶层原理图； 2、利用实验板上的TLC7259转换器，将1中得到的正弦信号，通过D/A转换，通过ME5534滤波后在示波器上观察； 3、输出波形要求：在输入时钟频率为16KHz时，输出正弦波分辨率达到1Hz；在输入时钟频率为4MHz时，输出正弦波分辨率达到256Hz； 4、通过RS232C通信，实现FPGA和PC机之间串行通信，从而实现用PC机改变频率控制字，实现对输出正弦波频率的控制。-a use FLEX10-chip RAM resources, in accordance with DDS principle, design sinusoidal signal generated by the top-level functional modules and schematics; 2, the experimental board TLC7259 converters, will be a sinusoidal signal, the D / A conversion, after filtering through the ME5534 oscilloscope observation; 3, the output waveform requirements : the input clock frequency of 16KHz, sine wave output resolution of 1Hz; the input clock frequency of 4MHz, the sine wave output resolution of 256Hz; 4, RS232C communications, FPGA and PC serial communications between in order to achieve PC-frequency control characters, the realization of sine wave output frequency control.
Date : 2008-10-13 Size : 21.66kb User : 竺玲玲