Search - cpld - CodeBus

Search - cpld - List

[Com Port] 4510demo DL : 0: Writing Efficient C for ARM 基于ARM内核微处理器操作系统的移植基于ARM的嵌入式开发(PDF ARM中国) ARM+DSP+CPLD开发板 s3c2410(arm9)protel99格式的原理图和PCB图-Writing Efficient C for ARM microprocessor-based ARM core operations transplantation of ARM-based embedded development (PDF ARM China) ARM DSP development board CPLD s 3c2410 (arm9) Protel format schematics and PCB plans
Date : 2008-10-13 Size : 496.09kb User : 胡飞逸
[Com Port] manchester_base_on_verilog DL : 0: yon用硬件描述语言写的曼彻斯特编解码,并在Xilinx CPLD上的实现,内容齐全,是学习的好资料-yon hardware description language used to write the Manchester encoding and decoding Xilinx CPLD and the realization that the complete study is a good information
Date : 2008-10-13 Size : 10.03kb User : slam
[Com Port] uart DL : 0: 采用CPLD实现串口通信（Verilog硬件描述语言）
Date : 2008-10-13 Size : 4.99kb User : wuzhidong
[Com Port] 4510demo DL : 0: Writing Efficient C for ARM 基于ARM内核微处理器操作系统的移植基于ARM的嵌入式开发(PDF ARM中国) ARM+DSP+CPLD开发板 s3c2410(arm9)protel99格式的原理图和PCB图-Writing Efficient C for ARM microprocessor-based ARM core operations transplantation of ARM-based embedded development (PDF ARM China) ARM DSP development board CPLD s 3c2410 (arm9) Protel format schematics and PCB plans
Date : 2025-12-19 Size : 496kb User : 胡飞逸
[Com Port] manchester_base_on_verilog DL : 0: yon用硬件描述语言写的曼彻斯特编解码,并在Xilinx CPLD上的实现,内容齐全,是学习的好资料-yon hardware description language used to write the Manchester encoding and decoding Xilinx CPLD and the realization that the complete study is a good information
Date : 2025-12-19 Size : 10kb User : slam
[Com Port] uart DL : 0: 采用CPLD实现串口通信（Verilog硬件描述语言）-Realize the use of CPLD serial communication (Verilog Hardware Description Language)
Date : 2025-12-19 Size : 5kb User : wuzhidong
[Com Port] cpldpcvhdl DL : 0: cpld与pc机通信的VHDL代码，用于模拟cs232收发功能-CPLD with VHDL communication pc machine code, used to simulate the transceiver function cs232
Date : 2025-12-19 Size : 7kb User : 江
[Com Port] MFC DL : 0: 项目的研究内容是对硅微谐振式加速度计的数据采集电路开展研究工作。硅微谐振式加速度计敏感结构输出的是两路差分的频率信号，因此硅微谐振式加速度计数据采集电路完成的主要任务是测出两路频率信号的差值。测量要求是：实现10ms内对中心谐振频率为20kHz、标度因数为100Hz/g、量程为±50g、分辨率为1mg的硅微谐振式加速度计输出的频率信号的测量，等效测量误差为±1mg。电路的控制核心为单片机，具有串行接口以便将测量结果传送给PC机从而分析、保存测量结果。按研究内容设计了软硬件。软件采用多周期同步法实现高精度，快速度的频率测量方案，并使用CPLD编程实现，这也是最难的地方。硬件采用现在流行的3.3V供电系统，选用EPM240T100C5N和较为实用的AVR单片机芯片Atmega64L，对应3.3V供电系统，串行接口使用MAX3232。最后完成了PCB板的制作，经反复调试后得到了非常好的效果。采集的数据满足项目研究内容中的要求，当提高有源晶振的频率时，精度有大大提高了，此时已远远满足了项目中高精度，快速度测量的要求。另外，采用MFC编程编写了上位机的数据接收和数据处理专用软件，集数据采集，运算，作图，保存功能于一体。此为上位机程序部分-err
Date : 2025-12-19 Size : 926kb User : tancm
[Com Port] 3serialportcommunicationsource DL : 0: 3串行口通讯源码，主要应用与DSP与CPLD，上位机等通讯交互-3 serial port communication source, the main application and DSP and CPLD, interactive communications, such as PC
Date : 2025-12-19 Size : 4kb User : 张强
[Com Port] rs232 DL : 0: 这是cpld，EPM240数据通信rs232程序，希望与大家分享-This is cpld, EPM240 data communication rs232 procedure, hoping to share with you
Date : 2025-12-19 Size : 129kb User : 蓝风
[Com Port] cjq_firmware_combine DL : 0: 这是一个通过cpld扩张两个串口和两个并口的VHDL程序，非常适用于初学者扩张串口和并口用。-This is an expansion by cpld two serial and two parallel port of the VHDL program is ideal for beginners to use serial and parallel port expansion.
Date : 2025-12-19 Size : 48kb User : 张凯
[Com Port] receive_spi DL : 0: verilog语言SPI通信，可用于CPLD以及FPGA-Verilog language SPI communications, can be used for CPLD and FPGA
Date : 2025-12-19 Size : 1kb User : 刘敏