Description: CPLD-based digital clock, using VHDL language, the digital display, an adjustable transfer points, the whole point timekeeping function.
To Search:
File list (Check if you may need any files):
szz
...\.sopc_builder
...\.............\filters.xml
...\db
...\..\logic_util_heursitic.dat
...\..\prev_cmp_szz.asm.qmsg
...\..\prev_cmp_szz.fit.qmsg
...\..\prev_cmp_szz.map.qmsg
...\..\prev_cmp_szz.qmsg
...\..\prev_cmp_szz.tan.qmsg
...\..\szz.asm.qmsg
...\..\szz.asm.rdb
...\..\szz.asm_labs.ddb
...\..\szz.cbx.xml
...\..\szz.cmp.cdb
...\..\szz.cmp.hdb
...\..\szz.cmp.kpt
...\..\szz.cmp.logdb
...\..\szz.cmp.rdb
...\..\szz.cmp.tdb
...\..\szz.cmp0.ddb
...\..\szz.db_info
...\..\szz.eco.cdb
...\..\szz.fit.qmsg
...\..\szz.hier_info
...\..\szz.hif
...\..\szz.lpc.html
...\..\szz.lpc.rdb
...\..\szz.lpc.txt
...\..\szz.map.cdb
...\..\szz.map.hdb
...\..\szz.map.logdb
...\..\szz.map.qmsg
...\..\szz.pre_map.cdb
...\..\szz.pre_map.hdb
...\..\szz.rtlv.hdb
...\..\szz.rtlv_sg.cdb
...\..\szz.rtlv_sg_swap.cdb
...\..\szz.sgdiff.cdb
...\..\szz.sgdiff.hdb
...\..\szz.sld_design_entry.sci
...\..\szz.sld_design_entry_dsc.sci
...\..\szz.smart_action.txt
...\..\szz.syn_hier_info
...\..\szz.tan.qmsg
...\..\szz.tis_db_list.ddb
...\..\szz.tmw_info
...\incremental_db
...\..............\compiled_partitions
...\..............\...................\szz.root_partition.map.kpt
...\..............\README
...\sopc_builder_log.txt
...\szz.asm.rpt
...\szz.cdf
...\szz.done
...\szz.dpf
...\szz.fit.rpt
...\szz.fit.smsg
...\szz.fit.summary
...\szz.flow.rpt
...\szz.map.rpt
...\szz.map.summary
...\szz.pin
...\szz.pof
...\szz.qpf
...\szz.qsf
...\szz.qws
...\szz.tan.rpt
...\szz.tan.summary
...\szz.vhd
...\szz.vhd.bak
Download