Welcome![Sign In][Sign Up]
Location:
Downloads SourceCode Embeded-SCM Develop VHDL-FPGA-Verilog
Title: tongbu Download
 Description: Clock synchronization algorithm using VERILOG developed to extract the clock from the data signal information,
 Downloaders recently: [More information of uploader hlayumi1234]
 To Search:
File list (Check if you may need any files):
tongbu\carrier_tongbu1\data\cos.cpp
......\...............\....\sin.cpp.bak
......\...............\....\sin.cpp
......\...............\....\sin.mif
......\...............\....\cos.mif
......\...............\....\cos.o
......\...............\....\cos.exe
......\...............\....\sin.o
......\...............\....\sin.exe
......\...............\.b\insert.db_info
......\...............\..\insert.asm.qmsg
......\...............\..\prev_cmp_insert.sim.qmsg
......\...............\..\prev_cmp_insert.qmsg
......\...............\..\insert.sim.qmsg
......\...............\..\insert.cbx.xml
......\...............\..\insert.hif
......\...............\..\altsyncram_dg71.tdf
......\...............\..\insert.sim.hdb
......\...............\..\insert.sim.cvwf
......\...............\..\altsyncram_8g71.tdf
......\...............\..\insert.sim.rdb
......\...............\..\prev_cmp_insert.map.qmsg
......\...............\..\insert.hier_info
......\...............\..\insert.map.qmsg
......\...............\..\prev_cmp_insert.fit.qmsg
......\...............\..\prev_cmp_insert.asm.qmsg
......\...............\..\prev_cmp_insert.tan.qmsg
......\...............\..\insert.cmp.cdb
......\...............\..\insert.fit.qmsg
......\...............\..\insert.psp
......\...............\..\insert.dbp
......\...............\..\insert.pss
......\...............\..\insert.tan.qmsg
......\...............\..\insert.rtlv_sg_swap.cdb
......\...............\..\insert.map_bb.logdb
......\...............\..\insert.sgdiff.hdb
......\...............\..\insert.syn_hier_info
......\...............\..\insert.cmp.logdb
......\...............\..\insert.eco.cdb
......\...............\..\insert.rtlv_sg.cdb
......\...............\..\insert.map.ecobp
......\...............\..\insert.sgdiff.cdb
......\...............\..\insert.pre_map.hdb
......\...............\..\insert.pre_map.cdb
......\...............\..\insert.cmp.ecobp
......\...............\..\insert.cmp_bb.logdb
......\...............\..\insert.rtlv.hdb
......\...............\..\insert.cmp_bb.rcf
......\...............\..\insert.asm_labs.ddb
......\...............\..\insert.map_bb.cdb
......\...............\..\insert.sld_design_entry_dsc.sci
......\...............\..\insert.map_bb.hdb
......\...............\..\insert.map.logdb
......\...............\..\insert.map.cdb
......\...............\..\insert.cmp.bpm
......\...............\..\insert.map.hdb
......\...............\..\insert.map.bpm
......\...............\..\insert.cmp.tdb
......\...............\..\insert.signalprobe.cdb
......\...............\..\insert.cmp_bb.hdb
......\...............\..\insert.sld_design_entry.sci
......\...............\..\insert.tis_db_list.ddb
......\...............\..\insert.cmp.hdb
......\...............\..\insert.cmp_bb.cdb
......\...............\..\insert.cmp.rdb
......\...............\..\insert.cmp0.ddb
......\...............\..\insert.eds_overflow
......\...............\..\wed.wsf
......\...............\work\_info
......\...............\....\cos\_primary.vhd
......\...............\....\...\verilog.asm
......\...............\....\...\_primary.dat
......\...............\....\dds\_primary.vhd
......\...............\....\...\verilog.asm
......\...............\....\...\_primary.dat
......\...............\....\sin\_primary.vhd
......\...............\....\...\verilog.asm
......\...............\....\...\_primary.dat
......\...............\....\dds_test\_primary.vhd
......\...............\....\........\verilog.asm
......\...............\....\........\_primary.dat
......\...............\cos.v
......\...............\cos_wave0.jpg
......\...............\cos_waveforms.html
......\...............\dds.v
......\...............\dds.v.bak
......\...............\dds_test.v
......\...............\dds_test.v.bak
......\...............\ddst.cr.mti
......\...............\ddst.mpf
......\...............\insert1.v
......\...............\insert1.v.bak
......\...............\insert.asm.rpt
......\...............\insert.done
......\...............\insert.fit.rpt
......\...............\insert.fit.smsg
......\...............\insert.fit.summary
......\...............

CodeBus www.codebus.net