Introduction - If you have any usage issues, please Google them yourself
Realize using Verilog ALU, realize a variety of arithmetic operations, logic operations, shift operations, etc.
Packet : 77433658alu.rar filelist
3\alu.asm.rpt
3\alu.done
3\alu.fit.rpt
3\alu.fit.smsg
3\alu.fit.summary
3\alu.flow.rpt
3\alu.map.rpt
3\alu.map.summary
3\alu.pin
3\alu.pof
3\alu.qpf
3\alu.qsf
3\alu.qws
3\alu.sim.rpt
3\alu.sof
3\alu.tan.rpt
3\alu.tan.summary
3\alu.v
3\alu.v.bak
3\alu.vwf
3\db\alu.(0).cnf.cdb
3\db\alu.(0).cnf.hdb
3\db\alu.asm.qmsg
3\db\alu.cbx.xml
3\db\alu.cmp.ecobp
3\db\alu.cmp.rdb
3\db\alu.cmp0.ddb
3\db\alu.cmp_bb.cdb
3\db\alu.cmp_bb.hdb
3\db\alu.cmp_bb.logdb
3\db\alu.cmp_bb.rcf
3\db\alu.dbp
3\db\alu.db_info
3\db\alu.eco.cdb
3\db\alu.eds_overflow
3\db\alu.fit.qmsg
3\db\alu.hier_info
3\db\alu.hif
3\db\alu.map.ecobp
3\db\alu.map.qmsg
3\db\alu.map_bb.logdb
3\db\alu.pre_map.cdb
3\db\alu.pre_map.hdb
3\db\alu.psp
3\db\alu.pss
3\db\alu.rtlv.hdb
3\db\alu.rtlv_sg.cdb
3\db\alu.rtlv_sg_swap.cdb
3\db\alu.sgdiff.cdb
3\db\alu.sgdiff.hdb
3\db\alu.sim.cvwf
3\db\alu.sim.hdb
3\db\alu.sim.qmsg
3\db\alu.sim.rdb
3\db\alu.sld_design_entry.sci
3\db\alu.sld_design_entry_dsc.sci
3\db\alu.syn_hier_info
3\db\alu.tan.qmsg
3\db\alu.tis_db_list.ddb
3\db\prev_cmp_alu.asm.qmsg
3\db\prev_cmp_alu.fit.qmsg
3\db\prev_cmp_alu.map.qmsg
3\db\prev_cmp_alu.qmsg
3\db\prev_cmp_alu.sim.qmsg
3\db\prev_cmp_alu.tan.qmsg
3\db\wed.wsf
3\pc.v
3\pc.v.bak
3\regfile.v
3\regfile.v.bak
3\Verilog2.v
3\db
3