Introduction - If you have any usage issues, please Google them yourself
CPLD with minimal resources, using Verilog in QuartusII7.1 to achieve the 1280 frequency.
Packet : 117143176clkgen.rar filelist
clkgen\clkgen,RTL Viewer.pdf
clkgen\clkgen.asm.rpt
clkgen\clkgen.done
clkgen\clkgen.dpf
clkgen\clkgen.fit.rpt
clkgen\clkgen.fit.smsg
clkgen\clkgen.fit.summary
clkgen\clkgen.flow.rpt
clkgen\clkgen.map.rpt
clkgen\clkgen.map.smsg
clkgen\clkgen.map.summary
clkgen\clkgen.pin
clkgen\clkgen.pof
clkgen\clkgen.qpf
clkgen\clkgen.qsf
clkgen\clkgen.qws
clkgen\clkgen.sdc
clkgen\clkgen.sim, Functional.pdf
clkgen\clkgen.sim,Timing.pdf
clkgen\clkgen.sim.rpt
clkgen\clkgen.sta.rpt
clkgen\clkgen.sta.summary
clkgen\clkgen.tan.rpt
clkgen\clkgen.tan.summary
clkgen\clkgen.v
clkgen\clkgen.v.bak
clkgen\clkgen.vwf
clkgen\db\add_sub_e7c.tdf
clkgen\db\add_sub_elh.tdf
clkgen\db\add_sub_f3c.tdf
clkgen\db\add_sub_f7c.tdf
clkgen\db\add_sub_flh.tdf
clkgen\db\add_sub_g7c.tdf
clkgen\db\add_sub_jlh.tdf
clkgen\db\alt_u_div_5ie.tdf
clkgen\db\clkgen.(0).cnf.cdb
clkgen\db\clkgen.(0).cnf.hdb
clkgen\db\clkgen.(1).cnf.cdb
clkgen\db\clkgen.(1).cnf.hdb
clkgen\db\clkgen.(2).cnf.cdb
clkgen\db\clkgen.(2).cnf.hdb
clkgen\db\clkgen.(3).cnf.cdb
clkgen\db\clkgen.(3).cnf.hdb
clkgen\db\clkgen.(4).cnf.cdb
clkgen\db\clkgen.(4).cnf.hdb
clkgen\db\clkgen.(5).cnf.cdb
clkgen\db\clkgen.(5).cnf.hdb
clkgen\db\clkgen.(6).cnf.cdb
clkgen\db\clkgen.(6).cnf.hdb
clkgen\db\clkgen.(7).cnf.cdb
clkgen\db\clkgen.(7).cnf.hdb
clkgen\db\clkgen.(8).cnf.cdb
clkgen\db\clkgen.(8).cnf.hdb
clkgen\db\clkgen.asm.qmsg
clkgen\db\clkgen.asm_labs.ddb
clkgen\db\clkgen.cbx.xml
clkgen\db\clkgen.cmp.cdb
clkgen\db\clkgen.cmp.hdb
clkgen\db\clkgen.cmp.logdb
clkgen\db\clkgen.cmp.rdb
clkgen\db\clkgen.cmp.tdb
clkgen\db\clkgen.cmp0.ddb
clkgen\db\clkgen.dbp
clkgen\db\clkgen.db_info
clkgen\db\clkgen.eco.cdb
clkgen\db\clkgen.eds_overflow
clkgen\db\clkgen.fit.qmsg
clkgen\db\clkgen.fnsim.hdb
clkgen\db\clkgen.fnsim.qmsg
clkgen\db\clkgen.hier_info
clkgen\db\clkgen.hif
clkgen\db\clkgen.map.cdb
clkgen\db\clkgen.map.hdb
clkgen\db\clkgen.map.logdb
clkgen\db\clkgen.map.qmsg
clkgen\db\clkgen.pre_map.cdb
clkgen\db\clkgen.pre_map.hdb
clkgen\db\clkgen.psp
clkgen\db\clkgen.pss
clkgen\db\clkgen.rpp.qmsg
clkgen\db\clkgen.rtlv.hdb
clkgen\db\clkgen.rtlv_sg.cdb
clkgen\db\clkgen.rtlv_sg_swap.cdb
clkgen\db\clkgen.sgate.rvd
clkgen\db\clkgen.sgate_sm.rvd
clkgen\db\clkgen.sgdiff.cdb
clkgen\db\clkgen.sgdiff.hdb
clkgen\db\clkgen.signalprobe.cdb
clkgen\db\clkgen.sim.cvwf
clkgen\db\clkgen.sim.hdb
clkgen\db\clkgen.sim.qmsg
clkgen\db\clkgen.sim.qrpt
clkgen\db\clkgen.sim.rdb
clkgen\db\clkgen.sld_design_entry.sci
clkgen\db\clkgen.sld_design_entry_dsc.sci
clkgen\db\clkgen.sta.qmsg
clkgen\db\clkgen.sta.rdb
clkgen\db\clkgen.syn_hier_info
clkgen\db\clkgen.tan.qmsg
clkgen\db\lpm_divide_nnl.tdf
clkgen\db\prev_cmp_clkgen.asm.qmsg
clkgen\db\prev_cmp_clkgen.fit.qmsg
clkgen\db\prev_cmp_clkgen.map.qmsg
clkgen\db\prev_cmp_clkgen.sim.qmsg
clkgen\db\prev_cmp_clkgen.sta.qmsg
clkgen\db\prev_cmp_clkgen.tan.qmsg
clkgen\db\sign_div_unsign_5kh.tdf
clkgen\db\wed.wsf
clkgen\prev_cmp_clkgen.qmsg
clkgen\undo_redo.txt
clkgen\db
clkgen