source ......\Verilog ......\.......\cntrl.v ......\.......\lvds_tx.v ......\.......\SER7to1.v ......\.......\serdes.v