数字逻辑基础与Verilog设计
.........................\Readme.txt
.........................\Verilog_code
.........................\............\AppendixA
.........................\............\.........\figA_11.v
.........................\............\.........\figA_12.v
.........................\............\.........\figA_13.v
.........................\............\.........\figA_14.v
.........................\............\.........\figA_18.v
.........................\............\.........\figA_19.v
.........................\............\.........\figA_2.v
.........................\............\.........\figA_20.v
.........................\............\.........\figA_21.v
.........................\............\.........\figA_22.v
.........................\............\.........\figA_23.v
.........................\............\.........\figA_24.v
.........................\............\.........\figA_25.v
.........................\............\.........\figA_26.v
.........................\............\.........\figA_27.v
.........................\............\.........\figA_28.v
.........................\............\.........\figA_29.v
.........................\............\.........\figA_3.v
.........................\............\.........\figA_30.v
.........................\............\.........\figA_31.v
.........................\............\.........\figA_32.v
.........................\............\.........\figA_33.v
.........................\............\.........\figA_34.v
.........................\............\.........\figA_35.v
.........................\............\.........\figA_36.v
.........................\............\.........\figA_38.v
.........................\............\.........\figA_4.v
.........................\............\.........\figA_40.v
.........................\............\.........\figA_41.v
.........................\............\.........\figA_43.v
.........................\............\.........\figA_5.v
.........................\............\.........\figA_6.v
.........................\............\.........\figA_7.v
.........................\............\.........\figA_9.v
.........................\............\Chapter10
.........................\............\.........\fig10_13.v
.........................\............\.........\fig10_19.v
.........................\............\.........\fig10_2.v
.........................\............\.........\fig10_28.v
.........................\............\.........\fig10_3.v
.........................\............\.........\fig10_40.v
.........................\............\.........\fig10_5.v
.........................\............\Chapter2
.........................\............\........\fig2_31.v
.........................\............\........\fig2_32.v
.........................\............\........\fig2_34.v
.........................\............\........\fig2_35.v
.........................\............\........\fig2_36.v
.........................\............\........\fig2_37.v
.........................\............\Chapter4
.........................\............\........\fig4_44.v
.........................\............\........\fig4_47.v
.........................\............\........\fig4_48.v
.........................\............\Chapter5
.........................\............\........\fig5_22.v
.........................\............\........\fig5_23.v
.........................\............\........\fig5_24.v
.........................\............\........\fig5_25.v
.........................\............\........\fig5_26.v
.........................\............\........\fig5_27.v
.........................\............\........\fig5_28.v
.........................\............\........\fig5_29.v
.........................\............\........\fig5_30.v
.........................\............\........\fig5_31.v
.........................\............\........\fig5_32.v
.........................\............\........\fig5_33.v
.........................\............\........\fig5_34.v
.........................\............\........\fig5_41.