Welcome![Sign In][Sign Up]
Location:
Downloads SourceCode Embeded-SCM Develop VHDL-FPGA-Verilog
Title: linijka Download
 Description: linijka--pomiarowa.rar Generalnie w odbiorniku nie ma wiekszel filozofi. Sa sygnaly z 2 czujnikow, zaluzmy ze czujnik 1 jest po lewej stronie, 2 po prawej. Czyli (zgodnie z tym opisem www.elektroda.pl/rtvforum/topic1132763.html) jeli z 2-giego czujnika dochodzi sygnal wysoki a na 1 pojawia sie zbocze narastajace to wykrywany jest ruch w prawo o 1 krok (jednostke) - odwrotnie dla drugiego (1 stan wysoki, 2 zbocze narastajace to ruch w lewo). Uklad jest taktowany zegarem 60 MHz (dlatego ze maksymalna czestotliwosc wykrywanych impulsow z czujnikow to 30MHz, tak wiec czestotliwosc ukladu powinna byc 2 razy wieksza - ale to moze pan dopytac najwyzej prowadzecego). Jest modul test ktory zadaje wymuszenia (sekwencje impulsow dla ruchu w prwo i wlewo i sprawdza odpowiedz)
 Downloaders recently: [More information of uploader mar_wisnia]
 To Search:
File list (Check if you may need any files):
linijka\odbiornik.vhd
.......\odbiornik_impulsow.cr.mti
.......\odbiornik_impulsow.mpf
.......\transcript
.......\vsim.wlf
.......\wave.do
.......\.ork\odbiornik_impulsow\arch.dat
.......\....\..................\arch.psm
.......\....\..................\_primary.dat
.......\....\test\test_arch.dat
.......\....\....\test_arch.psm
.......\....\....\_primary.dat
.......\....\.op\top_arch.dat
.......\....\...\top_arch.psm
.......\....\...\_primary.dat
.......\....\_info
.......\....\odbiornik_impulsow
.......\....\test
.......\....\top
.......\work
linijka
    

CodeBus www.codebus.net