Welcome![Sign In][Sign Up]
Location:
Downloads SourceCode Embeded-SCM Develop VHDL-FPGA-Verilog
Title: leijiaqi Download
 Description: 16-bit pipelined adder accumulator, using VHDL language, compiled simulation through.
 Downloaders recently: [More information of uploader liuxing7072]
 To Search:
File list (Check if you may need any files):
leijiaqi\add16b.asm.rpt
........\add16b.done
........\add16b.fit.rpt
........\add16b.fit.summary
........\add16b.flow.rpt
........\add16b.map.rpt
........\add16b.map.summary
........\add16b.pin
........\add16b.pof
........\add16b.qpf
........\add16b.qsf
........\add16b.qws
........\add16b.sim.rpt
........\add16b.sof
........\add16b.tan.rpt
........\add16b.tan.summary
........\add16b.v
........\add16b.vwf
........\db\add16b.asm.qmsg
........\..\add16b.cbx.xml
........\..\add16b.cmp.cdb
........\..\add16b.cmp.hdb
........\..\add16b.cmp.logdb
........\..\add16b.cmp.rdb
........\..\add16b.cmp.tdb
........\..\add16b.cmp0.ddb
........\..\add16b.dbp
........\..\add16b.db_info
........\..\add16b.eco.cdb
........\..\add16b.eds_overflow
........\..\add16b.fit.qmsg
........\..\add16b.hier_info
........\..\add16b.hif
........\..\add16b.map.cdb
........\..\add16b.map.hdb
........\..\add16b.map.logdb
........\..\add16b.map.qmsg
........\..\add16b.pre_map.cdb
........\..\add16b.pre_map.hdb
........\..\add16b.psp
........\..\add16b.rtlv.hdb
........\..\add16b.rtlv_sg.cdb
........\..\add16b.rtlv_sg_swap.cdb
........\..\add16b.sgdiff.cdb
........\..\add16b.sgdiff.hdb
........\..\add16b.sim.hdb
........\..\add16b.sim.qmsg
........\..\add16b.sim.rdb
........\..\add16b.sim.vwf
........\..\add16b.sld_design_entry.sci
........\..\add16b.sld_design_entry_dsc.sci
........\..\add16b.syn_hier_info
........\..\add16b.tan.qmsg
........\..\add_sub_ojh.tdf
........\..\add_sub_pjh.tdf
........\..\add_sub_t8h.tdf
........\..\add_sub_u8h.tdf
........\..\wed.zsf
........\db
leijiaqi
    

CodeBus www.codebus.net