Chapter-8\can_controller\can_acf.v
.........\..............\can_bsp.v
.........\..............\can_btl.v
.........\..............\can_controller.cr.mti
.........\..............\can_controller.mpf
.........\..............\can_crc.v
.........\..............\can_defines.v
.........\..............\can_fifo.v
.........\..............\can_ibo.v
.........\..............\can_register.v
.........\..............\can_registers.v
.........\..............\can_register_asyn.v
.........\..............\can_register_asyn_syn.v
.........\..............\can_register_syn.v
.........\..............\can_testbench.v
.........\..............\can_testbench_defines.v
.........\..............\can_top.v
.........\..............\.hart\Thumbs.db
.........\..............\.....\图8-10.bmp
.........\..............\.....\图8-11.bmp
.........\..............\.....\图8-12.bmp
.........\..............\.....\图8-14.bmp
.........\..............\.....\图8-15.bmp
.........\..............\.....\图8-16.bmp
.........\..............\.....\图8-17.bmp
.........\..............\.....\图8-20.bmp
.........\..............\.....\图8-21.bmp
.........\..............\.....\图8-22.bmp
.........\..............\.....\图8-5.bmp
.........\..............\.....\图8-8.bmp
.........\..............\timescale.v
.........\..............\transcript
.........\..............\vsim.wlf
.........\..............\wave\can_acf.bmp
.........\..............\....\can_bsp.bmp
.........\..............\....\can_btl.bmp
.........\..............\....\can_crc.bmp
.........\..............\....\can_fifo.bmp
.........\..............\....\can_testbench.bmp
.........\..............\....\can_top.bmp
.........\..............\.ork\can_acf\verilog.asm
.........\..............\....\.......\_primary.dat
.........\..............\....\.......\_primary.vhd
.........\..............\....\....bsp\verilog.asm
.........\..............\....\.......\_primary.dat
.........\..............\....\.......\_primary.vhd
.........\..............\....\.....tl\verilog.asm
.........\..............\....\.......\_primary.dat
.........\..............\....\.......\_primary.vhd
.........\..............\....\....crc\verilog.asm
.........\..............\....\.......\_primary.dat
.........\..............\....\.......\_primary.vhd
.........\..............\....\....fifo\verilog.asm
.........\..............\....\........\_primary.dat
.........\..............\....\........\_primary.vhd
.........\..............\....\....ibo\verilog.asm
.........\..............\....\.......\_primary.dat
.........\..............\....\.......\_primary.vhd
.........\..............\....\....register\verilog.asm
.........\..............\....\............\_primary.dat
.........\..............\....\............\_primary.vhd
.........\..............\....\............s\verilog.asm
.........\..............\....\.............\_primary.dat
.........\..............\....\.............\_primary.vhd
.........\..............\....\............_asyn\verilog.asm
.........\..............\....\.................\_primary.dat
.........\..............\....\.................\_primary.vhd
.........\..............\....\................._syn\verilog.asm
.........\..............\....\.....................\_primary.dat
.........\..............\....\.....................\_primary.vhd
.........\..............\....\.............syn\verilog.asm
.........\..............\....\................\_primary.dat
.........\..............\....\................\_primary.vhd
.........\..............\....\....testbench\verilog.asm
.........\..............\....\.............\_primary.dat
.........\..............\....\.............\_primary.vhd
.........\..............\....\.....op\verilog.asm
.........\..............\....\.......\_primary.dat
.........\..............\....\.......\_primary.vhd
.........\..............\....\_info
.........\..............\....\can_acf
.........\..............\....\can_bsp
.........\..............\....\can_btl
.........\..............\....\can_crc
.........\..............\....\can_fifo
.........\..............\....\can_ibo
.........\..............\....\can_register
.........\.............