Search - max vhdl

[Other resource] vhdl-2

Description: UART 的VHDL源代码。可在ISE, Max-Plus II,等开发环境下实现。-UART VHDL source code. The ISE, Max-Plus II, and other development environments under.
Platform: | Size: 59976 | Author: lileiming | Hits:

[Other] VHDL-FPGA-clock

Description: ＦＰＧＡ数字钟的设计，用VHDL语言编程，max+plus仿真，可在实际电路中验证-FPGA design, VHDL programming, max plus simulation, in the actual circuit verification
Platform: | Size: 269899 | Author: 王越 | Hits:

[Communication] MAX+plusIIxiaVHDLsheji

Description: VHDL在MAX+plusII下进行的电路设计!是一个WORD文档!
Platform: | Size: 12445 | Author: 段正伟 | Hits:

Description: VHDL是Very High Speed Integrated Circuit Hardware Description Language的缩写，意思是超高速集成电路硬件描述语言。对于复杂的数字系统的设计，它有独特的作用。它的硬件描述能力强，能轻易的描述出硬件的结构和功能。这种语言的应用至少意味着两种重大的改变：电路的设计竟然可以通过文字描述的方式完成；电子电路可以当作文件一样来存储。随着现代技术的发展，这种语言的效益与作用日益明显，每年均能够以超过30％的速度快速成长。这次毕业设计的内容是在简要介绍了VHDL语言的一些基本语法和概念后，进一步应用VHDL，在MAX+plusII 的环境下设计一个电子钟，最后通过仿真出时序图实现预定功能。电子钟的时间显示用到了七段数码管(或称七段显示器)的电路设计，内部的时间控制输出则用到了各种设计，包括：加法计数器，扫描电路，控制秒、分、时的分频电路，各种数制的转换。
Platform: | Size: 473740 | Author: 造型 | Hits:

[Other resource] taxi-vhdl

Description: 出租车计费器硬件描述语言出租车计费器 MAX+PLUS软件数字系统
Platform: | Size: 48424 | Author: aneeee | Hits:

[Other] MAX+Plus2gaojishiyong

Description: MAX+Plus2高级使用介绍和案例VHDL程序
Platform: | Size: 523633 | Author: wang | Hits:

[Other resource] VHDL

Description: 《VDHL硬件描述语言与数字逻辑》 ——————电子工程师必备知识西安电子科技大学出版社出版第一章数字系统硬件设计概述第二章 VHDL语言程序的基本结构第三章 VHDL语言的数据类型及运算操作符第四章 VHDL语言构造体的描述方式第五章 VHDL语言的主要描述语言第六章数值系统的状态模型第七章基本逻辑电路设计第八章仿真与逻辑综合第九章计时电路设计实例第十章微处理器接口芯片设计实例第十一章 93版和87版VHDL语言的主要区别第十二章 MAX+plusII使用说明
Platform: | Size: 18693495 | Author: 陈松 | Hits:

[VHDL-FPGA-Verilog] maxshiyan

Description: 大学vhdl语言实验大全,基于max-plus2平台,内有8-3译码器,8位加法器,数字钟，数码显示，74ls138，8，4位计数器，d，rs触发器，加法器，交通灯等，此原码基于长江大学可编程器件实验箱,如要运行在其他平台上需要重新定义管脚-University VHDL language experiment Daquan, based on the max-plus2 platform within 8-3 decoder, 8 Adder, digital clock, digital display, 74ls138, 8,4-bit counter, d, rs triggers, Adder, traffic lights, the original code based on the Yangtze University programmable devices experimental box, To run on other platforms need to be redefined pin
Platform: | Size: 865280 | Author: 田晶昌 | Hits:

[VHDL-FPGA-Verilog] Booth_Multiplier

Description: 布斯乘法器的VHDL程序,下載後直接解壓縮複製貼上到你的EDATOOL就可以.-Booth multiplier VHDL procedures downloaded directly extract copy affixed to the EDATOOL you can.
Platform: | Size: 1024 | Author: 韓堇 | Hits:

[VHDL-FPGA-Verilog] VHDL-Clock

Description: 用VHDL语言写的时钟程序。采用模块化编程。可在EPM7128芯片上下载。编译环境可用Maxplus或Quartus。-write VHDL clock procedures. Modular programming. The EPM7128 chips download. Build environment or Quartus Maxplus available.
Platform: | Size: 4096 | Author: 单单 | Hits:

[Other] VHDL-FPGA-clock

Description: ＦＰＧＡ数字钟的设计，用VHDL语言编程，max+plus仿真，可在实际电路中验证-FPGA design, VHDL programming, max plus simulation, in the actual circuit verification
Platform: | Size: 269312 | Author: 王越 | Hits:

[Program doc] MAX+plusIIxiaVHDLsheji

Description: VHDL在MAX+plusII下进行的电路设计!是一个WORD文档!-VHDL in MAX+ PlusII carried out under the circuit design! Is a WORD document!
Platform: | Size: 12288 | Author: 段正伟 | Hits:

[Software Engineering] vhdl

Description: VHDL是Very High Speed Integrated Circuit Hardware Description Language的缩写，意思是超高速集成电路硬件描述语言。对于复杂的数字系统的设计，它有独特的作用。它的硬件描述能力强，能轻易的描述出硬件的结构和功能。这种语言的应用至少意味着两种重大的改变：电路的设计竟然可以通过文字描述的方式完成；电子电路可以当作文件一样来存储。随着现代技术的发展，这种语言的效益与作用日益明显，每年均能够以超过30％的速度快速成长。这次毕业设计的内容是在简要介绍了VHDL语言的一些基本语法和概念后，进一步应用VHDL，在MAX+plusII 的环境下设计一个电子钟，最后通过仿真出时序图实现预定功能。电子钟的时间显示用到了七段数码管(或称七段显示器)的电路设计，内部的时间控制输出则用到了各种设计，包括：加法计数器，扫描电路，控制秒、分、时的分频电路，各种数制的转换。 -err
Platform: | Size: 473088 | Author: 造型 | Hits:

[VHDL-FPGA-Verilog] taxi-vhdl

Description: 出租车计费器硬件描述语言出租车计费器 MAX+PLUS软件数字系统-Taxi billing hardware description language taxi meter MAX+ PLUS software digital systems
Platform: | Size: 48128 | Author: aneeee | Hits:

[VHDL-FPGA-Verilog] decoder3_to_8

Description: max-plus2 编写的3-8译码器-max-plus2 prepared decoder 3-8
Platform: | Size: 55296 | Author: | Hits:

[VHDL-FPGA-Verilog] VHDL

Description: 《VDHL硬件描述语言与数字逻辑》 ——————电子工程师必备知识西安电子科技大学出版社出版第一章数字系统硬件设计概述第二章 VHDL语言程序的基本结构第三章 VHDL语言的数据类型及运算操作符第四章 VHDL语言构造体的描述方式第五章 VHDL语言的主要描述语言第六章数值系统的状态模型第七章基本逻辑电路设计第八章仿真与逻辑综合第九章计时电路设计实例第十章微处理器接口芯片设计实例第十一章 93版和87版VHDL语言的主要区别第十二章 MAX+plusII使用说明
Platform: | Size: 18693120 | Author: 陈松 | Hits:

[VHDL-FPGA-Verilog] vhdl-beginner

Description: VHDL入门，适用于VHDL初学者。结合MaxplusII开发环境，给出了一些例子。-Introduction to VHDL, VHDL for beginners. Combination MaxplusII development environment, are given some examples.
Platform: | Size: 657408 | Author: 李芸 | Hits:

[VHDL-FPGA-Verilog] MAX-PLUSII-soft

Description: MAX+PLUSII软件是一个功能强大，容易使用的软件包，它可以以图形方式、文字输入方式（AHDL、VHDL和VERILOG）和波形方式输入设计文件，可以编译并形成各种能够下装到EPROM和各种ALTERA器件的文件，还可以进行仿真以检验设计的准确性，下面举例说明该软件的使用-MAX+ PLUSII software is a powerful, easy-to-use software package, which can graphically, text input methods (AHDL, VHDL and VERILOG) and waveform enter design documents can be compiled and form can be downloaded to a variety of EPROM and ALTERA documents a variety of devices can also be used for simulation to test the accuracy of the design, the following examples to illustrate the use of the software
Platform: | Size: 124928 | Author: 徐靖 | Hits:

[SCM] VHDL

Description: 数码管显示，温度传感，红外感应，流水灯蜂鸣器，PS2,RS232的相关VHDL程序，已经在MAX-IIEPM570开发板上测试成功-Digital display, temperature sensor, infrared sensor, water lights buzzer, PS2, RS232 relevant VHDL procedures have been developed at MAX-IIEPM570 the success of on-board test
Platform: | Size: 9216 | Author: 刘运学 | Hits:

[Software Engineering] vhdl-TAXI

Description: 随着EDA技术的发展及大规模可编程逻辑器件CPLD／FPGA的出现，电子系统的设计技术和工具发生了巨大的变化，通过EDA技术对CPLD／FPGA编程开发产品，不仅成本低、周期短、可靠性高，而且可随时在系统中修改其逻辑功能。本文利用VHDL语言设计出租车计费系统，使其实现汽车启动、停止、暂停时计费以及预置等功能，通过设置计数电路进行路费及路程的计数，通过设计数据转换电路将路费及路程的十进制数分离成四位十进制数表示，通过设计快速扫描电路显示车费及路费，突出了其作为硬件描述语言的良好的可读性的优点。通过MAX+PLUSⅡ软件编写、调试和优化源程序，下载到特定芯片（MAX系列的EPM 7128SLC8415）后，即可应用于实际的出租车计费系统中。-ith the development of EDA technologies and large-scale programmable logic device CPLD/FPGA emergence of electronic systems design techniques and tools has undergone tremendous changes, through the EDA technology CPLD/FPGA programming product development, not only low-cost, short lead time, high reliability, but also may at any time in the system to modify its logic function. In this paper, VHDL language design taxi billing system to achieve the car to start, stop, pause, time billing and preset functions, by setting the tolls and the distance counting circuit count, through the design of data conversion circuits and the journey will be toll separated into four decimal decimal number, said a quick scan through the design of the circuit shows fares and tolls, highlighting its position as a hardware description language, the advantages of good readability. Through the MAX+ PLUS Ⅱ software development, debugging and optimizing the source code, download to a specific chip (MAX series of EP
Platform: | Size: 269312 | Author: stella | Hits:

Category

Source Code

Web/Internet

Develop Tools

Document

Other

Search in results

OS

Platform

Language

File Type

Search list

[Other resource] vhdl-2

[Other] VHDL-FPGA-clock

[Communication] MAX+plusIIxiaVHDLsheji

[Software Engineering] vhdl

[Other resource] taxi-vhdl

[Other] MAX+Plus2gaojishiyong

[Other resource] VHDL

[VHDL-FPGA-Verilog] maxshiyan

[VHDL-FPGA-Verilog] Booth_Multiplier

[VHDL-FPGA-Verilog] VHDL-Clock

[Other] VHDL-FPGA-clock

[Program doc] MAX+plusIIxiaVHDLsheji

[Software Engineering] vhdl

[VHDL-FPGA-Verilog] taxi-vhdl

[VHDL-FPGA-Verilog] decoder3_to_8

[VHDL-FPGA-Verilog] VHDL

[VHDL-FPGA-Verilog] vhdl-beginner

[VHDL-FPGA-Verilog] MAX-PLUSII-soft

[SCM] VHDL

[Software Engineering] vhdl-TAXI

CodeBus www.codebus.net