Location:
Search - iserdes
Search list
Description: XAPP858 - 利用 Virtex-5 FPGA 实现的高性能 DDR2 SDRAM 接口数据采集 本应用指南描述了用于实现 667 Mbps（333 MHz）高性能 DDR2 SDRAM 接口的控制器和数据采集的技巧。 本数据采集技巧使用了输入串行器/解串器（ISERDES）和输出串行器/解串器（OSERDES）的功能。-XAPP858-use Virtex-5 FPGA high-performance DDR2 SDRA M Interface Data Acquisition Guide describes the application for achieving 667 Mbps (333 MHz) high-performance DDR 2 SDRAM Interface controller and data acquisition techniques. The data collection techniques used serial input / Solution Series (ISERDES) and serial output / Solution Series (O Legacy) function.
Platform: |
Size: 297475 |
Author: mingming |
Hits:
Description: FPGA DDR2设计资料
Platform: |
Size: 369014 |
Author: liangq229 |
Hits:
Description: XAPP858 - 利用 Virtex-5 FPGA 实现的高性能 DDR2 SDRAM 接口数据采集 本应用指南描述了用于实现 667 Mbps（333 MHz）高性能 DDR2 SDRAM 接口的控制器和数据采集的技巧。 本数据采集技巧使用了输入串行器/解串器（ISERDES）和输出串行器/解串器（OSERDES）的功能。-XAPP858-use Virtex-5 FPGA high-performance DDR2 SDRA M Interface Data Acquisition Guide describes the application for achieving 667 Mbps (333 MHz) high-performance DDR 2 SDRAM Interface controller and data acquisition techniques. The data collection techniques used serial input/Solution Series (ISERDES) and serial output/Solution Series (O Legacy) function.
Platform: |
Size: 296960 |
Author: mingming |
Hits:
Description: Xilinx is disclosing this Specification
? 第 1 章“EMIF 概述”，概述 Texas Instruments EMIF。
? 第 2 章“Virtex-II 系列或 Spartan-3 FPGA 到 EMIF 的设计”描述将 TI TMSC6000
EMIF 连接到 Virtex?-II 系列或 Spartan?-3 FPGA 的实现。
? 第 3 章“Virtex-4 FPGA 到 EMIF 的设计” 描述将 TI TMS320C64x EMIF 连接到
Virtex-4 FPGA 的实现。
? 第 4 章“参考设计” 提供参考设计的目录结构和参考设计文件的链接。
? 附录 A “Virtex-4 ISERDES 样本代码” 提供 Virtex-4 实现的样本代码列表。
? 附录 B “EMIF 寄存器域描述” 定义 TI DSP 寄存器域。
? 附录 C “相关参考文件” 提供相关文档的链接-Xilinx is disclosing this Specification? Chapter 1
Platform: |
Size: 669696 |
Author: xujj |
Hits:
Description: 这是xilinx应用指南xapp858的中文版本。本应用指南介绍了用于实现高性能 DDR2 SDRAM 接口的控制器和数据采集技术。本数据采集技术使用了每一个 Virtex™ -5 I/O 都具有的输入串行器/ 解串器 (ISERDES) 和输出双倍数据速率 (ODDR) 的功能。-This is the xilinx application note xapp858 the Chinese version. This application note describes the interface used to achieve high-performance DDR2 SDRAM controller and data acquisition technology. This data collection technique used in each Virtex ™ -5 I/O has an input serializer/deserializer (ISERDES) and output double data rate (ODDR) function.
Platform: |
Size: 447488 |
Author: 陈阳 |
Hits:
Description: 40M时钟输入经过iserdes倍频到960M-input 40M o clock and output 960M
Platform: |
Size: 2025472 |
Author: sun |
Hits:
Description: ISERDES implementation and example code for Xilinx-based boards, e.g. Spartan 6.
Platform: |
Size: 53248 |
Author: inru |
Hits: