Welcome![Sign In][Sign Up]
Location:
Search - VHDL STB

Search list

[VHDL-FPGA-Verilogmult

Description: 移位乘法器的输入为两个4位操作数a和b,启动乘法器由stb控制,clk信号提供系统定时。乘法器的结果为8位信号result,乘法结束后置信号done为1. 乘法算法采用原码移位乘法,即对两个操作数进行逐位的移位相加,迭代4次后输出结果。具体算法: 1. 被乘数和乘数的高位补0,扩展成8位。 2. 乘法依次向右移位,并检查其最低位,如果为1,则将被乘数和部分和相加,然后将被乘数向左移位;如果为0,则仅仅将被乘数向左移位。移位时,被乘数的低端和乘数的高端均移入0. 3. 当乘数变成全0后,乘法结束。 -err
Platform: | Size: 130048 | Author: 良芯 | Hits:

[Windows Developce3100-datasheet

Description: 机顶盒 set top box 设计参考。intel media processor CE 3100 .功能非常强大!-STB set top box reference design. intel media processor CE 3100. very powerful!
Platform: | Size: 1342464 | Author: 姚建平 | Hits:

CodeBus www.codebus.net