Welcome！[Sign In] ！[Sign Up]！
Front-page it | Collect it | [中国-简体中文]
FAQ Fav
Location:
Search - HDL

Search list

[Other resource] source

Description: 《Verilog HDL程序设计教程》源代码
Platform: | Size: 159500 | Author: JI LIU | Hits:

[Other resource] interleave

Description: 数据交织器 verilog HDL源文件
Platform: | Size: 100606 | Author: 长空 | Hits:

[Other resource] syn_frame

Description: 帧同步Verilog HDL源程序 实现接收机的同步功能
Platform: | Size: 77248 | Author: 长空 | Hits:

[Other resource] Lab1_FPGA

Description: lab1——FPGA这个文件中体统了如何如何使用verilog Hdl以及如何使其在FPGA开发板上实现
Platform: | Size: 146766 | Author: 陈轩辕 | Hits:

[Other resource] Ultraedit_verilog

Description: 这个文件中提供了 verilog hdl 的在ultra edit32中编程所需要的语法
Platform: | Size: 31182 | Author: 陈轩辕 | Hits:

[Other resource] VeriRiscCPU

Description: 这个文件中使用verilog hdl简单的利用基本运算实现了微型的cpu设计开发过程
Platform: | Size: 18052 | Author: 陈轩辕 | Hits:

[Other resource] BCDconv

Description: BCD编码的Verilog HDL程序，能够实现BCD编码与卷积码。
Platform: | Size: 110111 | Author: 张明 | Hits:

[Other resource] AES_RTL

Description: 使用Verilog HDL 實現AES硬體加解密
Platform: | Size: 15658 | Author: 林夢魔 | Hits:

[Other resource] sinwave

Description: 用verilog HDL产生正弦阶梯波。加da即可输出正弦波
Platform: | Size: 1251 | Author: chenmao | Hits:

[Other resource] 37724082FIFO

Description: 基于Verilog HDL的异步FIFO设计与实现
Platform: | Size: 2587 | Author: 汤奥 | Hits:

[Other resource] wtut_ver

Description: verilog HDL语言编写的数字秒表，仿真已经通过，可供参考
Platform: | Size: 26504 | Author: 邢继元 | Hits:

[Other resource] asynchoronization_FIFO_design

Description: 《Verilog HDL 语言编程》 异步FIFO设计（基于Verilog)
Platform: | Size: 2624 | Author: 李映波 | Hits:

[Other resource] RS(204_188)decoder

Description: <Verilog HDL 语言编程》 RS(204,188)译码器的设计
Platform: | Size: 11406 | Author: 李映波 | Hits:

[Other resource] Multplier

Description: 《Verilog HDL语言编程》 常有加法器（基于Verilog）
Platform: | Size: 2344 | Author: 李映波 | Hits:

[Other resource] flowled

Description: FPGA开发入门的Verilog HDL程序---流水灯,真实可用，验证通过，工程环境为Altera Quartus
Platform: | Size: 193407 | Author: 任勇 | Hits:

[Other resource] liangzhu

Description: FPGA开发入门的Verilog HDL程序2---梁祝音乐播放,真实可用，验证通过，工程环境为Altera Quartus II
Platform: | Size: 300908 | Author: 任勇 | Hits:

[Other resource] 219encode

Description: （219）卷积编码的verilog hdl源代码,很有用的啊,
Platform: | Size: 1267 | Author: 骆军 | Hits:

[Other resource] Verilog_HDL

Description: Verilog HDL入门,学习的最好参考资料，可以极短的时间内学会
Platform: | Size: 192113 | Author: 胡容华 | Hits:

[Other resource] trafficlight_design_based_on_fpga

Description: 基于FPGA的交通灯的设计 有Verilog HDL 源码、仿真图与引脚配置图，已下载实现
Platform: | Size: 408868 | Author: 任怀鲁 | Hits:

[Other resource] viterbi

Description: (2,1,9)卷积编解码器，译码部分采用Vitebi译码算法，设计使用Verilog HDL语言，在Modelsim平台下仿真通过
Platform: | Size: 10748 | Author: rxl | Hits:
« 1 2 ... 44 45 46 47 48 4950 »

CodeBus www.codebus.net