Welcome！[Sign In] ！[Sign Up]！
Front-page it | Collect it | [中国-简体中文]
FAQ Fav
Location:
Search -

Search list

[Special Effects] HDL

Description: RGB和YCbCr相互转换的Verelog程序
Platform: | Size: 4522 | Author: 罗林波 | Hits:

[Other resource] verilog_code

Description: 有用的verilog hdl实验用程序 配有截图
Platform: | Size: 850650 | Author: wenqiic | Hits:

[Multimedia program] sfifo

Description: 此文件为同步FIFO的实现源码，同步FIFO可用于硬件中两种总线或器件的缓冲，以保证功能的实现。
Platform: | Size: 1899 | Author: 小明 | Hits:

[Crack Hack] verilog

Description: 用于aes128加密的扩展密钥算法，比较详细
Platform: | Size: 11931 | Author: zsh | Hits:

[Crack Hack] test_bench_top

Description: 用于AES加密的testbench。产生激励
Platform: | Size: 10807 | Author: zsh | Hits:

[ELanguage] reed_solomon

Description: rs的译码器，rs译码是一个比较复杂的过程
Platform: | Size: 22900 | Author: zsh | Hits:

[ELanguage] CRC32_D8

Description: crc32编码的代码
Platform: | Size: 1635 | Author: zsh | Hits:

[ELanguage] RS_5_3_GF256_5

Description: Redd-Solomon (5,3) Code，和前面一个有所不同
Platform: | Size: 3759 | Author: zsh | Hits:

[Other resource] verilog

Description: 这是一个用verilog语言设计的数字频率及的源代码，上传一下，供大家研究
Platform: | Size: 427106 | Author: bbbbbbbb | Hits:

[Other resource] jpeg_verilog

Description: jpeg_verilog语言编写的，适合初学者
Platform: | Size: 25752 | Author: 肖明 | Hits:

[Other resource] stopwatch_tb.vhd

Description: 用ISE中各种工具设计“运动计时表”.加深对FPGA/CPLD设计流程的理解，体会ISE集成的各种设计工具的使用方法与技巧。
Platform: | Size: 349473 | Author: 程凯 | Hits:

[Other resource] ModularDesign

Description: 一个简单的Modular Design设计,源代码，分别用Verilog和VHDL两种语言描述，本设计顶层模块由3个子模块组成.
Platform: | Size: 416280 | Author: 程凯 | Hits:

[Other resource] LVDS

Description: 以LVDS设计为例学习ISE中的时序分析以及低层布局器的使用方法 在底层布局器中对LVDS管脚进行约束的方法，底层布局器设计流程，底层布局器中的位置约束，时序分析器的使用方法，时序改进向导的使用等.
Platform: | Size: 129628 | Author: 程凯 | Hits:

[Special Effects] zigzag

Description: 描述了有关矩形编码的verilog语言，非常适合模拟仿真
Platform: | Size: 2515 | Author: zsb | Hits:

[Graph program] fdct

Description: 反余弦变换编码的verilog算法，经测试通过
Platform: | Size: 3168 | Author: zsb | Hits:

[Other resource] ro_cnt

Description: 小型的计数器编码，采用verilog语言，经测试可通过
Platform: | Size: 1778 | Author: zsb | Hits:

[Graph program] dct1234

Description: dct 变换编码的verilog语言程序，已经通过模拟仿真
Platform: | Size: 2524 | Author: zsb | Hits:

[Other resource] dctub11

Description: 离散余弦变换的变换单元模块，verilog语言实现，并通过功能仿真
Platform: | Size: 1735 | Author: zsb | Hits:

[Other resource] VGA_1024×768×85

Description: 用verilog hdl实现的VGA显示彩条信号，其中包括VGA时序、竖彩条、横彩条、棋盘格
Platform: | Size: 451222 | Author: 华磊 | Hits:

[assembly language] v_

Description: 关于交通灯的汇编程序，也是自己写的。但是试验后还是正确的
Platform: | Size: 96321 | Author: 徐晴 | Hits:
« 1 2 ... 45 46 47 48 49 50»

CodeBus www.codebus.net