Search - c l - CodeBus

Search - c l - List

[VHDL-FPGA-Verilog] Example-8-1 DL : 0: 我的观点是Verilog和VHDL对于高手而言各有利弊，Verilog感觉更适合于RTL（寄存器传输级）的描述，而VHDL更适于System级的建模。但是初学者强烈建议学习Verilog，更容易入手些，但是学习过程中一定要注意下面一点，毕竟国内外大公司现在大都采用Verilog是有其原因的。 l FPGA/CPLD、ASIC的逻辑设计所采用的硬件描述（HDL）语言是同软件语言（如C，C++等）是有本质区别的！虽然Verilog很多语法规则和C语言相似，但是Verilog是硬件描述语言，它的本质作用在于描述硬件。虽然它使用了C语言的形式，但是Verilog描述的硬件的抽象，它的最终实现结果是芯片内部的硬件电路。所以评判一段HDL代码的优劣的最终标准是：其描述并实现的硬件电路的性能（包括面积和速度两个方面）。初学者，特别是由软件转行的初学者，片面追求代码的整洁，简短，这是错误的！是与评价HDL的标准背道而驰的！正确的编码方法是，首先要做到对所需实现的硬件电路“心有成竹”，对该部分硬件的结构与连接十分清晰，然后用合适的HDL语句表达出来即可。-Modular Design Example-8-1
Date : 2025-12-27 Size : 420kb User : 王锋