Search - cpld - CodeBus

Search - cpld - List

[Windows Develop] 2006215183015 DL : 0: CPLD的程序，用住于虚心的学习神经网络模式识别及其实现-CPLD procedures used to live modestly in the learning neural network and pattern recognition to achieve
Date : 2008-10-13 Size : 1.02mb User : 李翔
[Windows Develop] VHDLgdewrrrrrrrrrrrr DL : 0: 本设计中选用目前应用较广泛的VHDL硬件电路描述语言，实现对路口交通灯系统的控制器的硬件电路描述，通过编译、仿真，并下载到CPLD器件上进行编程制作，实现交通灯系统的控制过程。EDA技术是用于电子产品设计中比较先进的技术，可以代替设计者完成电子系统设计中的大部分工作，而且可以直接从程序中修改错误及系统功能而不需要硬件电路的支持，既缩短了研发周期，又大大节约了成本，受到了电子工程师的青睐。实现路口交通灯系统的控制方法很多，可以用标准逻辑器件、可编程序控制器PLC、单片机等方案来实现。但是这些控制方法的功能修改及调试都需要硬件电路的支持，在一定程度上增加了功能修改及系统调试的困难。因此，在设计中采用EDA技术，应用目前广泛应用的VHDL硬件电路描述语言，实现交通灯系统控制器的设计，利用MAXPLUSⅡ集成开发环境进行综合、仿真，并下载到CPLD可编程逻辑器件中，完成系统的控制作用。-the current design was chosen over a wide range of VHDL hardware description language circuit. Implementation of traffic lights at the junction of the controller hardware circuit description, compiler, simulation, to download and CPLD programming on production, traffic signal system to achieve the control process. EDA technology is used to design electronic products more advanced technology, designers can replace the complete electronic system design most of the work, but can directly from the process to amend the mistakes and system functions without the need for hardware circuits of support, both to shorten the development cycle, another significant cost savings by the electronic engineers of all ages. Achieving junction traffic signal system control many ways, using standard logic devic
Date : 2008-10-13 Size : 4.15kb User : jazvy
[Windows Develop] cpld DL : 0: html test test-html test test test
Date : 2008-10-13 Size : 364.16kb User : jim
[Windows Develop] cpldemo DL : 0: 控制面板程序设计－在控制面板上加一个测试组件-control panel program design-in the control panel plus a test suite
Date : 2025-12-19 Size : 64kb User : 王续庆
[Windows Develop] 2006215183015 DL : 0: CPLD的程序，用住于虚心的学习神经网络模式识别及其实现-CPLD procedures used to live modestly in the learning neural network and pattern recognition to achieve
Date : 2025-12-19 Size : 1.02mb User : 李翔
[Windows Develop] VHDLgdewrrrrrrrrrrrr DL : 0: 本设计中选用目前应用较广泛的VHDL硬件电路描述语言，实现对路口交通灯系统的控制器的硬件电路描述，通过编译、仿真，并下载到CPLD器件上进行编程制作，实现交通灯系统的控制过程。EDA技术是用于电子产品设计中比较先进的技术，可以代替设计者完成电子系统设计中的大部分工作，而且可以直接从程序中修改错误及系统功能而不需要硬件电路的支持，既缩短了研发周期，又大大节约了成本，受到了电子工程师的青睐。实现路口交通灯系统的控制方法很多，可以用标准逻辑器件、可编程序控制器PLC、单片机等方案来实现。但是这些控制方法的功能修改及调试都需要硬件电路的支持，在一定程度上增加了功能修改及系统调试的困难。因此，在设计中采用EDA技术，应用目前广泛应用的VHDL硬件电路描述语言，实现交通灯系统控制器的设计，利用MAXPLUSⅡ集成开发环境进行综合、仿真，并下载到CPLD可编程逻辑器件中，完成系统的控制作用。-the current design was chosen over a wide range of VHDL hardware description language circuit. Implementation of traffic lights at the junction of the controller hardware circuit description, compiler, simulation, to download and CPLD programming on production, traffic signal system to achieve the control process. EDA technology is used to design electronic products more advanced technology, designers can replace the complete electronic system design most of the work, but can directly from the process to amend the mistakes and system functions without the need for hardware circuits of support, both to shorten the development cycle, another significant cost savings by the electronic engineers of all ages. Achieving junction traffic signal system control many ways, using standard logic devic
Date : 2025-12-19 Size : 4kb User : jazvy
[Windows Develop] cpld DL : 0: html test test-html test test test
Date : 2025-12-19 Size : 364kb User : jim
[Windows Develop] aqz DL : 0: a：闲置不用GW48 EDA/SOC系统时，关闭电源，拔下电源插头！！！ b：EDA软件安装方法可参见光盘中相应目录中的中文README.TXT；详细使用方法可参阅本书或《EDA技术实用教程》、或《VHDL实用教程》中的相关章节。 c：在实验中，当选中某种模式后，要按一下右侧的复位键，以使系统进入该结构模式工作。 d：换目标芯片时要特别注意，不要插反或插错，也不要带电插拔，确信插对后才能开电源。其它接口都可带电插拔（当适配板上的10芯座处于左上角时，为正确位置）。 e：对工作电源为5V的CPLD（如1032E/1048C、95108或7128S等）下载时。最好将系统的电路“模式”切换到“ b”，以便使工作电压尽可能接近5V。 g: GW48详细使用方法可参见《EDA技术实用教程》配套教学软件*.ppt。 h:主板左侧3个开关默认向下，但靠右的开-err
Date : 2025-12-19 Size : 1kb User : 张于
[Windows Develop] lcd DL : 0: 使用PS2接口的键盘的小键盘输入，在12864液晶上显示出来，使用平台为CPLD或FPGA-PS2 keyboard interface to use a small keyboard input, in the 12864 liquid crystal display, use the platform for the CPLD or FPGA
Date : 2025-12-19 Size : 1mb User : luojicheng
[Windows Develop] SEED-DEC5416 DL : 0: 5416原理图，包含了cpld，5402等的音频处理功能的原理图 -caculater
Date : 2025-12-19 Size : 767kb User : abiao
[Windows Develop] 02_CPLD DL : 0: 包括比较完整的CPLD系统的模块PCB图，相对来说比较实用-More complete system, including the CPLD module PCB diagram, relatively speaking, more practical
Date : 2025-12-19 Size : 43kb User : 杨梓
[Windows Develop] basic-ssc-i2s-wm8731-project-at91sam3u-ek-keil DL : 1: I2S WAV 播放,使用KEIL开发环境。-EXAMPLE OF I2S PLAY
Date : 2025-12-19 Size : 527kb User : sigama
[Windows Develop] FFlash_FPAG_JP DL : 0: FPGA或者CPLD通过JTAG接口口对FLASH进行读写的资料。非常有用 -FPGA or CPLD through the JTAG interface port on the FLASH read and write information. Very useful
Date : 2025-12-19 Size : 298kb User : lihoulian
[Windows Develop] Bspii_masttera DL : 0: 一种基于CPLD/FPGA的的SPI控制的IP核的实现spi -Based on CPLD/FPGA IP core SPI control realize spi
Date : 2025-12-19 Size : 1kb User : 对称
[Windows Develop] Utaxis DL : 0: 用verilog写的基于cpld的出租车计费器的源源码，需要的参考一下，经测试可直接使用。 -Verilog write source based the cpld taxi meter source reference, the test can be used directly.
Date : 2025-12-19 Size : 1.23mb User : 干预
[Windows Develop] fVerrilog_Devr DL : 0: 朋友，我是Jawen.看到先前上载的一套CPLD开发板的VHDL源码挺受欢迎的，现在就将她的Verilog源码也一并贡献给大家：8位优先编码器，乘法器，多路选择器，二进制转BBCD码，加法器，减法器，简简单易懂状态机，四位比较器，7段数码管，i2c总线，lcd液晶LCD显示出来，拨码开关，串口，蜂鸣器，矩阵键盘，跑马灯，交通灯，数字时钟可直接使用。 -Friends, I Jawen. See previous upload a CPLD Development Board VHDL source code quite popular, she will Verilog source together with contribution to everyone: eight priority encoder, multipliers, multiplexers binary switch the BBCD code, adder, subtracter, simple straightforward state machine, four comparators, 7-segment LED, i2c bus, lcd LCD LCD display, DIP switch, serial port, buzzer, matrix keyboard, Marquee, traffic lights, digital clock can be used directly.
Date : 2025-12-19 Size : 3.02mb User : qtzx
[Windows Develop] DDDSSPCPLDS DL : 0: DSP与CPLD通信信方法有需要的请下载 -Please download DSP and the CPLD communication channel method needs
Date : 2025-12-19 Size : 59kb User : 卓越
[Windows Develop] 基于Quartus-II-的FPGACPLD开发 DL : 0: 基于Quartus-II-的FPGACPLD开发(Development of FPGACPLD based on Quartus-II)
Date : 2025-12-19 Size : 6.01mb User : VVVX
[Windows Develop] CPLD-FREQUENCY CONTROL DL : 0: 通过手动和自动方式对输出频率进行设置，通过锁相环输出。(The output frequency is set by manual and automatic mode, and output by the phase locked loop.)
Date : 2025-12-19 Size : 1.42mb User : 小锐锐