VHDL-FPGA-Verilog List Page 4304

VHDL-FPGA-Verilog list

Sort by ：

« 1 2 ... .99 .00 .01 .02 .03 4304.05 .06 .07 .08 .09 .10 »

数字钟VHDl代码 Downloaded：1: 本代码是用VHDL语言设计的数字钟，还附有整点报时，闹钟等功能
Date : 2009-04-24 Size : 375.36kb User : xxxyyy1987@163.com
mp3解码 Downloaded：0: Date : 2009-04-28 Size : 33.07kb User : wangqiutongyuwk@163.com
DDS小数分频 Downloaded：0: 文件列表(点击判断是否您需要的文件，如果是垃圾请在下面评价投诉): DDS小数分频 ...........\Block1.vhd.bak ...........\db ...........\..\add_sub_9mh.tdf ...........\..\DDS.asm.qmsg ...........\..\DDS.asm_labs.ddb ...........\..\DDS.cbx.xml ...........\..\DDS
Date : 2009-05-03 Size : 495.98kb User : beijbinghe@163.com
verilog实现FSK Downloaded：0: 用verilog语言，采用DDS技术实现的FSK
Date : 2009-05-04 Size : 3.82mb User : yfvictoria
用VHDL语言实现四人智力竞赛抢答器的设计 Downloaded：1: 1、用feng模块将选手按下按键信号输出高电平给锁存模块lockb，进行锁存的同时发出aim信号实现声音提示，并使count模块进行答题时间的倒计时，在计满100妙后送出声音提示； 2、用ch41a模块将抢答结果转换为二进制数； 3、用sel模块产生数码管片选信号； 4、用ch42a模块将对应数码管片选信号，送出需要的显示信号； 5、用七段译码器dispa模块进行译码。
Date : 2009-05-09 Size : 1.74kb User : wei_8866@126.com
自动售货机 Downloaded：0: 先投入一定数目货币，然后根据货币购买力进行相应货物的选择，然后确定购买，出货并找零，完成交易。也可在确定购买前任何时刻按取消键退出所有货币。
Date : 2009-05-15 Size : 1.56kb User : mycfly
64位乘法器 Downloaded：0: 64位乘法器设计
Date : 2009-05-15 Size : 4.33kb User : Extra_sun
自适应滤波算法（LMS）和kalman滤波算法 Downloaded：0: 自适应滤波算法（LMS）和kalman滤波算法
Date : 2009-05-18 Size : 1.29kb User : sunyu85@gmail.com
用Verilog语言编写的实现NAND Flash块的控制 Downloaded：2: Date : 2009-05-20 Size : 13.58kb User : jathe@qq.com
边沿检测 Downloaded：0: 边沿检测电路程序 verilog
Date : 2009-05-21 Size : 44.52kb User : jjyy09
CPLD任意分频输出 VHDL Downloaded：0: CPLD任意分频输出 VHDL,调试通过
Date : 2009-05-27 Size : 666byte User : spring718@163.com
FPGA密码锁 Downloaded：0: 基于FPGA的电子密码锁设计
Date : 2009-05-31 Size : 163.65kb User : hydalh

« 1 2 ... .99 .00 .01 .02 .03 4304.05 .06 .07 .08 .09 .10 »

Search in result