Welcome![Sign In][Sign Up]
Location:
Search - rom vga fpga

Search list

[Other resourceDEMO1_KEY_LED

Description: KX_DVP3F型FPGA应用板/开发板(全套)包括:  CycloneII系列FPGA EP2C8Q208C8 40万们,含20M-270MHz锁相环2个。  RS232串行接口;VGA视频口  高速SRAM 512KB。可用于语音处理,NiosII运行等。  配置Flash EPCS2, 10万次烧写周期 。  isp单片机T89S8253:MCS51兼容单片机,12KB在系统可编程Flash ROM,10万次烧 写周期;2KB在系统可编程EEPROM,10万次烧写周期;2.7V-5.5V工作电压;0-24MHz 工作时钟;  2数码管显示器、20MHz时钟源(可通过FPGA中的锁相环倍频);  液晶显示屏(20字X4行);  工作电源5V、3.3V、1.2V混合电压源,良好电磁兼容性主板。  配套示例程序、资料、编程软件光盘等。  4X4键盘,4普通按键,8可锁按键,8发光管  BlasterMV编程下载器和并口通信线,可完成FPGA编程下载和isp单片机的编程。KX_DV3F开发板的源程序
Platform: | Size: 360723 | Author: ldg | Hits:

[Picture ViewerVGA图像显示

Description:

该项目能将RAM或ROM存储器中储存的十六进制数据显示在VGA显示器上,使用VerilogHDL]语言,在Altera的QuartusII下编译通过。


Platform: | Size: 18145 | Author: submars | Hits:

[VHDL-FPGA-VerilogFPGA控制VGA显示(Verilog)

Description: 用FPGA开发板控制VGA显示,以800*600的分辨率,首先在屏幕的正中央依次出现“新”“年”“快”“乐”四个汉字,并分别移动到屏幕的四个角落,接着在屏幕中部从左至右依次出现“Happy New Year”英文字样,然后出现三个由小到大再消失的圆形图标模拟烟花,最后在黑屏中闪烁金星。字体均采用不同颜色,增添喜庆气氛。 本代码是练习VGA控制,ROM调用,时序控制及状态机运用的一个综合实例!
Platform: | Size: 11611 | Author: hangman_102@126.com | Hits:

[VHDL-FPGA-VerilogDEMO1_KEY_LED

Description: KX_DVP3F型FPGA应用板/开发板(全套)包括:  CycloneII系列FPGA EP2C8Q208C8 40万们,含20M-270MHz锁相环2个。  RS232串行接口;VGA视频口  高速SRAM 512KB。可用于语音处理,NiosII运行等。  配置Flash EPCS2, 10万次烧写周期 。  isp单片机T89S8253:MCS51兼容单片机,12KB在系统可编程Flash ROM,10万次烧 写周期;2KB在系统可编程EEPROM,10万次烧写周期;2.7V-5.5V工作电压;0-24MHz 工作时钟;  2数码管显示器、20MHz时钟源(可通过FPGA中的锁相环倍频);  液晶显示屏(20字X4行);  工作电源5V、3.3V、1.2V混合电压源,良好电磁兼容性主板。  配套示例程序、资料、编程软件光盘等。  4X4键盘,4普通按键,8可锁按键,8发光管  BlasterMV编程下载器和并口通信线,可完成FPGA编程下载和isp单片机的编程。KX_DV3F开发板的源程序-err
Platform: | Size: 360448 | Author: ldg | Hits:

[VHDL-FPGA-VerilogVGA_char_ROM_success

Description: Verilog HDL语言编写的基于M4K块配置ROM的字符数据存储VGA显示实验代码,引脚分配适用于21EDA的EP2C8Q208开发板, 详细解说请参见特权同学《深入浅出玩转FPGA》视频教程中的《Lesson30:SF-EP1C开发板实验9——基于M4K块配置ROM的字符数据存储VGA显示实验》-experimental code written in Verilog HDL language,ROM configuration based on M4K block for the character data storage and VGA display, pin assignment for the EP2C8Q208 21EDA development board, for a detailed explanation you can see 《Lesson30:SF-EP1C开发板实验9——基于M4K块配置ROM的字符数据存储VGA显示实验》in the book《深入浅出玩转FPGA》.
Platform: | Size: 785408 | Author: LM | Hits:

[VHDL-FPGA-Verilogvga256

Description: 基于FPGA的VGA显示,256色显示,学会使用FPGA的ROM设计方法-FPGA-based VGA display, 256 color display, learn to use FPGA-ROM Design
Platform: | Size: 431104 | Author: huyongmeng | Hits:

[VHDL-FPGA-VerilogA_digital_WaveformGenerator_and_Oscilloscope_based

Description: 一种基于BASYS开发板(Xilinx Spartan-3E FPGA)的波形发生器和示波器的设计,可以产生多种可调波形,并实时显示在电脑显示器或者投影仪上。波形发生器采用基于ROM的数字控制振荡器(NCO)实现,示波器采用VGA接口实时显示。-A kind of digital WaveGenerator and Oscilloscope based on tne BASYS experiment board which has a Xilinx Spartan-3E FPGA on it.This design can make adjustable sine,triangle and rectangle waveform.It also can show the waveform real time on a computer dispaly or a projecting apparatus via a VGA cable.The emphases of this project is to realize real-time VGA interface in a FPGA.
Platform: | Size: 3417088 | Author: 张文 | Hits:

[VHDL-FPGA-Verilogmove

Description: VGA可移动彩条设计。为了显示更大的图象,用外部ROM取代FPGA的内部ROM-VGA mobile striped design. In order to show more images, with external ROM replace the FPGA internal ROM
Platform: | Size: 24576 | Author: yishuihan | Hits:

[VHDL-FPGA-VerilogVGA_ROM

Description: FPGA驱动VGA 显示图片的完整代码,经测试可用,ROM中已经保存有一个图片的rgb信息,大家也可以更改图片,去网上下载一个RGB提取的程序就可以了,把图片rgb信息保存在ROM里-FPGA VGA CODE
Platform: | Size: 1336320 | Author: fsy | Hits:

[Otherproyectoadmin

Description: vga controler in fpga spartan 3e witch memory rom.
Platform: | Size: 4816896 | Author: camlazo | Hits:

[VHDL-FPGA-Verilogvga_driver

Description: 基于EP3C16的VGA显示驱动工程。时钟40M,图片存储在FPGA内部的ROM中,VGA显示器分辨力为800*600*60Hz,存储图片需要800*600点(bit),由于EP3C16的ROM不够大,ROM中存储内容为8bit*30000;显示器内容为上下半屏分别显示ROM中的内容,显示图片相同。ROM中的内容由地址线的变化来控制。-Display driver works based EP3C16 of VGA. Clock 40M, pictures stored in the ROM of the FPGA, VGA display resolution is 800* 600* 60Hz, store pictures need 800* 600 (bit), due to EP3C16 the ROM is not big enough, ROM for storing the contents of 8bit* 30000 monitor content for the upper and lower half of the screen show the ROM content, display the same picture. ROM are controlled by the change in the address line.
Platform: | Size: 11255808 | Author: 郭俊媛 | Hits:

[VHDL-FPGA-Verilogvga_driver

Description: 使用CycloneIV,驱动800*600*60hz的VGA显示标准,将彩色图片存储在ROM中,最后动态读取到标准液晶显示器里。(Using CycloneIV, it drives the VGA display standard of 800*600*60hz, stores the color pictures in ROM, and finally reads it into the standard liquid crystal display.)
Platform: | Size: 8998912 | Author: CycloneIV | Hits:

CodeBus www.codebus.net