Welcome！[Sign In] ！[Sign Up]！
Front-page it | Collect it | [中国-简体中文]
FAQ Fav
Location:
Search - lvds ise

Search list

[Other resource] LVDS

Description: 以LVDS设计为例学习ISE中的时序分析以及低层布局器的使用方法 在底层布局器中对LVDS管脚进行约束的方法，底层布局器设计流程，底层布局器中的位置约束，时序分析器的使用方法，时序改进向导的使用等.
Platform: | Size: 129628 | Author: 程凯 | Hits:

[VHDL-FPGA-Verilog] LVDS

Description: 以LVDS设计为例学习ISE中的时序分析以及低层布局器的使用方法 在底层布局器中对LVDS管脚进行约束的方法，底层布局器设计流程，底层布局器中的位置约束，时序分析器的使用方法，时序改进向导的使用等.-LVDS design for example to study the timing analysis ISE as well as the use of low-level device layout method in the bottom of the layout of LVDS device pin to bound methods, the bottom of the layout design flow, the underlying device layout position constraints, timing analyzer use timing to improve the use of the wizard.
Platform: | Size: 129024 | Author: 程凯 | Hits:

[VHDL-FPGA-Verilog] io_lvds

Description: xilinx LVDS接口程序,xilinx LVDS接口程序-xilinx LVDS interface program,xilinx LVDS interface program
Platform: | Size: 124928 | Author: s | Hits:

[VHDL-FPGA-Verilog] lvds

Description: 这是一个LVDS程序源文件，经过仿真正确。-this a LVDS source programme.
Platform: | Size: 4096 | Author: yuedongxu | Hits:

[Windows Develop] LLVDDSzipV

Description: 以LVDS设计为例学习ISE中的时序分析和低层布局器的使用方法 在底层布局器中对LVDS管脚进行约约束的方法，底层布局器设计流程，底层布局器中的位置约束，时序分析器的使用方法，时序改进向导的使用等. -Location constraints, timing analyzer designed to LVDS LVDS pin about constraints in the underlying layout example to learn the use of the ISE timing analysis and low-level layout' s method, the underlying layout design process, the underlying layout the use of methods, the timing improvements Wizard.
Platform: | Size: 131072 | Author: zzhp2010 | Hits:

[Com Port] lvds

Description: LVDS的FPGA实现,包括ISE工程和源码，还有一个pdf演示文档-FPGA implementation for LVDS
Platform: | Size: 1053696 | Author: john | Hits:

CodeBus www.codebus.net